本发明专利技术提供一种半导体装置，包括：半导体基底，具有第一导电型，且具有被密封环区所围绕的芯片区。绝缘层位于半导体基底上。第一密封环结构埋设于绝缘层内且对应于密封环区。第一电容器位于密封环结构下方并与其电性连接，其中电容器包括半导体基底的主体。本发明专利技术提出的半导体装置，利用在密封环结构下方设置电容器并与其电性连接，以减轻或排除基底噪声耦合的问题。
【技术实现步骤摘要】
本专利技术有关于半导体装置，特别是有关于ー种具有电容的密封环结构的半导体装置。
技术介绍
在集成电路(integrated circuit, IC)的制造中，密封环(也称做防护环，sealring)的制做对于半导体エ艺而言是重要的ー环。半导体装置(例如，IC)被制成芯片的形式，其由具有IC图案形成于上的半导体晶圆切割而成。多个芯片通过切割半导体晶圆而形成。在切割エ艺中，半导体芯片彼此分离，而机械应カ(例如，振动)通常会施加于半导体基底/晶圆上。因此，当进行切割エ艺时，会在芯片上造成龟裂。 再者，半导体基底上形成有多个半导体组件。此时，在制做半导体组件期间所沉积的叠置绝缘层(例如，金属层间介电(intermetal dielectric, IMD )层及/或层间介电(interlayer dielectric, ILD)层)自切割线的切割部露出。叠置绝缘层(stackedinsulating films)及其间的界面构成了水气穿透的路径,而会让半导体装置发生故障。为了防止半导体芯片受到切割エ艺的损害及避免水气引发劣化的情形，会在每ー芯片的IC图案与切割线之间形成密封环结构。现有密封环结构是在形成接线层及接触部的エ艺中进行制做，且其为多层结构并由金属与绝缘层交替而成。每ー绝缘层内形成有过孔(Via)以给相邻的金属层之间提供电性路径。然而，密封环结构中底层金属层与半导体基底电性接触，因而在半导体芯片周围构成了基底短路路径。而密封环结构在半导体芯片周围提供ー个电阻值非常低的金属路径，使噪声能够从半导体芯片的集成电路区传导至密封环结构，弓I发基底噪声耦合的问题。因此，有必要寻求ー种新的密封环结构，其能够减轻或排除上述的问题。
技术实现思路
为了解决现有的密封环结构的上述技术问题，本专利技术提供一种新的半导体装置，其具有改良的密封环结构，以改善上述基底噪声耦合的问题。在本专利技术的实施方式中，一种半导体装置，包括半导体基底，具有第一导电型，且具有被密封环区所围绕的芯片区；绝缘层，位于半导体基底上；密封环结构，埋设于绝缘层内且对应于密封环区；以及电容器，位于密封环结构下方并与其电性连接，其中电容器包括半导体基底的主体。本专利技术所提出的半导体装置，利用在密封环结构下方设置电容器并与其电性连接，以减轻或排除基底噪声耦合的问题。附图说明图I显示根据本专利技术实施方式的具有密封环结构的半导体装置平面示意图。图2显6显示出沿图I中A-A’线的剖面示意图。图3至7显示根据本专利技术不同实施方式的具有密封环结构的半导体装置剖面示意图。具体实施例方式在说明书及权利要求书当中使用了某些词汇来称呼特定的组件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准贝1J。在通篇说明书及权利要求书当中所提及的“包含”是开放式的用语，故应解释成“包含但不限定干”。此外，“耦接”ー词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接到第二装置。请參照图I及2，其中图I显示根据本专利技术的实施方式的具有密封环结构的半导体装置平面示意图，而图2显示沿图I中A-A’线的剖面示意图。半导体装置200包括半导体基底100，其具有第一导电型(例如，P型或η型)。半导体基底100可包括硅、锗化硅、神 化镓或其他半导体材料。在实施方式中，半导体基底100具有芯片区10、围绕芯片区10的密封环区20以及围绕密封环区20的切割线区30，如图I所示。芯片区10提供形成不同的组件之用，诸如晶体管、电阻及其他熟悉的半导体组件。密封环区20是提供在上方形成密封环结构之用，而切割线区30是提供进行切割エ艺之用，以从半导体晶圆形成単独的芯片。半导体基底100的密封环区20可更包括形成于内的隔离结构102，用以隔离并围绕虚拟主动区(dummy active region)。在实施方式中，_离结构102可为浅沟槽_离(shallowtrench isolation, STI)结构。另外，隔离结构102也可为局部娃氧化(local oxidationof silicon, L0C0S)特征部件。绝缘层106形成于半导体基底100上，且对应于芯片区10、密封环区20以及切割线区30。绝缘层106可为单层或多层结构，以作为内层介电(interlayer dielectric, ILD)层或金属层间介电(inter-metal dielectric, IMD)层，且绝缘层106可包括氧化物、氮化物、氮氧化物或其组合或可包括低介电(low k)材料,诸如氟娃酸盐玻璃(fluorinatedsilicate glass, FSG)、碳惨杂氧化物(carbon doped oxide)、甲基娃酸盐类(methylsilsequioxane, MS Q)、含氢娃酸盐类(hydrogen silsequioxane, HSQ)、或氟四こ基娃酸盐(fluorine tetra-ethy 1-orthosiIicate, FTEOS) 绝缘层 106 可利用例如化学气相沉积(chemical vapor deposition, CVD)、低压化学气相沉积(low pressure CVD, LPCVD)、电浆辅助化学气相沉积(plasma enhanced CVD, PECVD)、高密度电浆化学气相沉积(highdensity plasma CVD, HDPCVD)、或其他传统沉积技术形成。第一密封环结构108埋设于绝缘层106内，且对应于密封环区20。第一密封环结构108可包括叠置的多个金属层(例如，铜层)111 (即，这些金属层111位于绝缘层106内的不同层位，使金属层111彼此隔开)以及设置于绝缘层106内中位于不同层位的金属层111之间的多个介层连接条(via bar) 109。金属连接条109可由铜所构成(也可使用其他金属实施的)，且电性连接于各个金属层111。第一密封环结构108可于芯片区10内形成接线层及接触部分的期间进行制作，且可利用双镶嵌エ艺制做而成。在实施方式中，第一密封环结构108的宽度约为3微米。在本实施方式中，第一电容器设置于第一密封环结构108下方，且通过形成于绝缘层106内的多个接触过孔(contact via) 107而与第一密封环结构108电性连接。特别的是第一电容器包括半导体基底100的主体。在实施方式中，第一电容器为结型电容器，其由掺杂区104a及半导体基底100的主体所构成，其中掺杂区104a具有相反于第一导电型的第二导电型，且形成于被隔离结构102所围绕的其中ー个虚拟主动区内，掺杂区104a形成于密封环区20的半导体基底100内，并围绕芯片区10。在实施方式中，半导体基底100为P型，因而掺杂区104a为η型，例如为n+掺杂区。在其他实施方式中，半导体基底100为η型，因而掺杂区104a为p型，例如为p+掺杂区。第一电容器(即，结型电容器)通常具有低电容值，因而具有高阻抗值，进而有效阻挡来自芯片区10的噪声。在本实施方式中，半导体基底100的主体可更本文档来自技高网...
【技术保护点】
一种半导体装置，包括：半导体基底，具有第一导电型，且具有被密封环区所围绕的芯片区；绝缘层，位于所述半导体基底上；第一密封环结构，埋设于所述绝缘层内且对应于所述密封环区；以及第一电容器，位于所述第一密封环结构下方并与其电性连接，其中所述第一电容器包括所述半导体基底的主体。
【技术特征摘要】
2011.06.13 US 61/496,447;2011.07.08 US 61/505,5871.一种半导体装置，包括 半导体基底，具有第一导电型，且具有被密封环区所围绕的芯片区； 绝缘层，位于所述半导体基底上； 第一密封环结构，埋设于所述绝缘层内且对应于所述密封环区；以及 第一电容器，位于所述第一密封环结构下方并与其电性连接，其中所述第一电容器包括所述半导体基底的主体。2.如权利要求I所述的半导体装置，其特征在于，所述第一电容器为结型电容器，且更包括第一掺杂区，所述第一掺杂区具有相反于所述第一导电型的第二导电型，且位于所述密封环区的所述半导体基底内并围绕所述芯片区。3.如权利要求2所述的半导体装置，其特征在于，所述第一电容器更包括皆具有所述第二导电型的第二掺杂区及第一深井区，位于所述密封环区的所述半导体基底内，使所述半导体基底的一部分的所述主体插入于所述第一掺杂区与所述第一深井区之间，且被所述第二掺杂区所围绕。4.如权利要求3所述的半导体装置，其特征在于，更包括隔离结构，形成于所述密封环区的所述半导体基底内，其中所述第一掺杂区被所述隔离结构所围绕，而所述第二掺杂区位于一部分的所述隔离结构正下方。5.如权利要求I所述的半导体装置，其特征在于，更包括 第二密封环结构，埋设于所述绝缘层内，对应于所述密封环区且被所述第一密封环结构所围绕；以及 第二电容器，位于所述第二密封环结构下方并与其电性连接，其中所述第二电容器包括所述半导体基底的所述主体。6.如权利要求5所述的半导体装置，其特征在于，所述第二电容器为结型电容器，且更包括第三掺杂区，具有相反于所述第一导电型的第二导电型，且所述第三掺杂区位于所述密封环区的所述半导体基底内并围绕所述芯片区。7.如权利要求6所述的半导体装置，其特征在于，所述第二电容器更包括皆具有所述第二导电型的第四掺杂区及第二深井区，位于所述密封环区的所述半导体基底内，使所述半导体基底的一部分的所述主体插入于所述第三掺杂区与所述第二深井区之间，且被所述第四掺杂区所围绕。8.如权利要求7所述的半导体装置，其特征在于，更包括隔离结构，形成于所述密封环区的所述半导体基底内，其中所述第三掺杂区被所述隔离结构所围绕，而所述第...
【专利技术属性】
技术研发人员：洪建州，李东兴，黄裕华，杨明宗，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。