一种半导体芯片封装结构制造技术

公开了一种半导体芯片封装结构，包括至少一个芯片封装基板和/或至少一个插入板；所述芯片封装基板上设有电磁带隙；所述插入板设有电磁带隙。本发明专利技术提供的一种半导体芯片封装结构，可以实现封装中在覆盖低频频带的超宽频带范围内的芯片电源噪声隔离屏蔽，同时兼顾超宽频带范围内的对芯片电源噪声产生的抑制。

【技术实现步骤摘要】

本专利技术涉及集成电路封装
，具体是一种半导体芯片封装结构。
技术介绍
随着超大规模集成电路进入深亚微米，CMOS工艺的技术节点从65nm,45nm向32nm、22nm推进，CMOS芯片一直朝着低电压的方向在发展，其I/O供电电压从5V、3. 3V、2. 5V到90nm的I. 8V，核的供电电压从5V降到90nm的IV。芯片供电电压一路下降导致芯片能容忍的电源噪声容限持续缩小，芯片对供电系统在时域和频域的干扰更加敏感。另一方面，集成电路芯片容纳的晶体管数量不断增加，要驱动所有这些晶体管工作需要更大的电流，同时芯片产生的瞬态开关噪声电流增加；而且晶体管开关速度的增加，使得瞬态开关噪声电流的频率分布的带宽更宽，所以集成电路芯片产生更大的电源噪声电压(dV = L*dl/dt)，同时其频域分布更广。也就是说，目前集成电路芯片产生的电源噪声将越来越大，而其容忍 电源噪声的能力越来越弱。闻频闻速、多功能、闻性能、小体积和闻可罪性是电子广品的发展方向，以往在模块层面、甚至系统板层面上实现的功能将要求在封装层面上实现。多芯片封装(MCM)、POP (Package-on-Package)、3维芯片堆叠封装不受同质材料和芯片工艺兼容的限制,可以实现射频芯片、光子芯片、MEMS传感器芯片与集成电路芯片的高密度异质集成，因而受到广泛关注。由于同一封装中各个芯片片间距缩小到几十微米，相互电源噪声干扰增大；特别是当除包含数字芯片外，还包含RF芯片、模拟芯片或微传感芯片时，情况更为复杂，例如RF芯片是一个强干扰源，而模拟芯片或微传感芯片又对干扰极为敏感。为同一封装中各个芯片提供纯净高效的供电成为一个棘手的问题，既要保证电源分配网络(TON)在超宽带频率范围内对各个芯片提供低输入阻抗以抑制各个芯片产生电源噪声，又要保证电源分配网络(PDN)在超宽带频率范围内提供各个芯片间足够的隔离以抑制各个芯片产生的电源噪声在芯片间的传播和干扰，同时还要提供对外来电源噪声的隔离以避免封装外部产生的电源噪声对封装内各个芯片的影响。时至今日，对PCB主板的电源完整性问题研究较多，在PCB主板上抑制电源噪声传播的方法有在电源/地平面采用电磁带隙(EBG)结构，在电源/地平面间引入一层电磁吸收的铁氧体材料，或将EBG结构和铁氧体材料相结合，还有采用电源/地平面间的X /4周期排列通孔对来抑制电源和地平面间平面共振，从而抑制PCB板上的电源噪声传播。其中EBG结构同PCB板工艺兼容，并且可以将EBG结构设计到PCB板电源分配网络(TON)中，通过设计合适的EBG结构形状可以实现较宽带宽的隔离，同时改变EBG结构的尺寸可以调节其工作频率，电磁带隙(EBG)结构通常包括蘑菇型(MT-EBG)和平面型(PT-EBG)。上述电磁带隙(EBG)结构显示当其工作频率在I-IOGHz范围时，其一个周期的尺寸约30mmX30mm左右，比整个封装的面积都大，显然对封装基板或插入板来说不适用
技术实现思路
本专利技术的目的在于，克服现有的集成电路封装中存在的封装内芯片间电源噪声干扰，以及外部电源噪声对封装内芯片干扰的间题，提供一种封装内芯片电源噪声隔离屏蔽的结构和方法以提升封装系统性能。根据本专利技术提出的一种半导体芯片封装结构包括至少一个芯片封装基板和/或至少一个插入板；所述芯片封装基板上设有电磁带隙结构；所述插入板上设有电磁带隙结构。进一步，所述封装基板上设有至少一个平面型电源分配层；所述插入板上设有至少一个平面型电源分配层。进一步，所述封装基板上设有至少两个相互层叠的平面型电源分配层；所述插入板上设有至少两个相互层叠的平面型电源分配层。 进一步，所述平面型电源分配层包括至少两个相互电绝缘的子平面型电源分配层；每一个所述子平面型电源分配层承载一个供电电压。进一步，所述平面型电源分配层由一地平面、一电源平面和一高介电常数介质层构成；所述高介电常数介质层位于所述地平面和所属电源平面之间；每一个所述平面型电源分配层承载一个供电电压。进一步，所述平面型电源分配层由两个地平面、一个电源平面和两个高介电常数介质层构成；所述两个地平面、一个电源平面和两个高介电常数介质层按照地平面、高介电常数介质层、电源平面、高介电常数介质层、地平面依次排列；每一个所述平面型电源分配层承载一个供电电压。进一步，所述平面型电源分配层或所述子平面型电源分配层上设有一个电磁带隙结构；所述电磁带隙结构的形状包括直线形、直角型或方框型；所述电磁带隙结构在平面型电源分配层或所述子平面型电源分配层上的分布位置包括顶部、中部或底部；所述电磁带隙结构将所述平面型电源分配层或所述子平面型电源分配层分成两个区域；其中一个区域作为电源馈入或馈出所述芯片封装基板或所述插入板的馈电点区域；另一个区域作为所述芯片封装基板或所述插入板向其所承载的芯片馈给电源的馈电点区域；所述作为所述芯片封装基板或所述插入板向其所承载的芯片馈给电源的馈电点的区域面积大于所述作为电源馈入或馈出所述芯片封装基板或所述插入板的馈电点的区域面积；所述作为所述芯片封装基板或所述插入板向其上芯片馈给电源的馈电点的区域的电源平面和地平面是连续的。进一步，所述平面型电源分配层上设有一个电磁带隙结构；所述电磁带隙结构的形状包括直线形、直角型或方框型；所述电磁带隙结构在平面型电源分配层上的分布位置包括顶部、中部或底部；所述电磁带隙结构将所述平面型电源分配层分成两个区域；其中一个区域作为电源馈入或馈出所述芯片封装基板或所述插入板的馈电点区域；另一个区域作为所述芯片封装基板或所述插入板向其所承载的芯片馈给电源的馈电点区域；所述作为所述芯片封装基板或所述插入板向其所承载的芯片馈给电源的馈电点的区域面积大于所述作为电源馈入或馈出所述芯片封装基板或所述插入板的馈电点的区域面积；所述作为所述芯片封装基板或所述插入板向其上芯片馈给电源的馈电点的区域的电源平面和地平面是连续的。进一步，所述电磁带隙结构为所述平面型电源分配层的一部分；所述电磁带隙结构中的电源平面为周期结构，相对应的地平面是连续平面或与电源平面上周期结构相对应的周期结构。进一步，所述电磁带隙结构区域中的周期结构电源平面是由2维周期排列的连续平面金属块和连接两个相邻连续平面金属块的金属导线组成； 所述连续平面金属块包括方形、正六方形或三角形；所述金属导线的形状包括直线型、‘V字弯曲折线型、环型或螺旋型；所述电磁带隙结构区域中的所述地平面是连续的或所述地平面与所述电源平面上所述金属导线区域相对应的区域是中空的。进一步，所述芯片封装基板包括有机材料或陶瓷材料；其中，所述有机材料包括FR4、BT或PI ;所述陶瓷材料包括LTCC或HTCC ；所述芯片封装基板包括刚性基板、柔性基板或半刚性基板；所述插入板材料包括硅、玻璃或陶瓷。进一步，所述高介电常数介质层厚度在100纳米-20微米；所述高介电常数介质层的介电常数在10-5000。本专利技术提供的一种半导体芯片封装结构，可以实现封装中在覆盖低频频带的超宽频带范围内的芯片电源噪声隔离屏蔽，同时兼顾超宽频带范围内的对芯片电源噪声产生的抑制。附图说明图I为本专利技术一种半导体芯片封装结构的一个实施例剖面示意图；图2a、2b为本专利技术实施例中所示的一种平面型电源分配层的两种不同组成结构的剖面示意本文档来自技高网...

【技术保护点】
一种半导体芯片封装结构，其特征在于，包括：至少一个芯片封装基板和/或至少一个插入板；所述芯片封装基板上设有电磁带隙结构；所述插入板上设有电磁带隙结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：李宝霞，万里兮，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：