【技术实现步骤摘要】
本公开涉及半导体，更具体地涉及一种三维半导体器件和三维半导体器件的制备方法。
技术介绍
1、近年来，随着集成电路技术的不断发展，对于半导体器件的尺寸的进一步缩小和性能的提升提出了更高的要求。相关技术采用传统的二维半导体器件即沿着平面布局半导体器件中的各个晶体管，以制造集成电路。
2、在实现本公开构思的过程中，专利技术人发现相关技术中至少存在如下问题：随着节点的不断减小，晶体管的尺寸也相应地缩小，相关技术的二维半导体器件由于采用二维布局，难以有效地优化半导体器件的单元面积，限制了器件集成度的提升。
技术实现思路
1、鉴于上述问题，本公开提供了三维半导体器件和三维半导体器件的制备方法。
2、根据本公开的第一个方面，提供了一种三维半导体器件，包括：第一晶体管层，用于容纳第一上拉晶体管和第二上拉晶体管。第二晶体管层，用于容纳第一传输晶体管、第二传输晶体管、第一下拉晶体管和第二下拉晶体管。第一互连层，包括上述第一上拉晶体管的漏极、上述第一下拉晶体管的漏极和上述第一传输晶体管的...
【技术保护点】
1.一种三维半导体器件，包括：
2.根据权利要求1所述的三维半导体器件，其中，所述第一上拉晶体管的漏极、所述第一下拉晶体管的漏极和所述第一传输晶体管的源极连接第一节点；所述第二上拉晶体管的漏极、所述第二下拉晶体管的漏极和所述第二传输晶体管的源极连接第二节点。
3.根据权利要求1所述的三维半导体器件，其中，所述第一传输晶体管的栅极连接字线，所述第一传输晶体管的漏极连接位线；所述第二传输晶体管的栅极连接字线，所述第二传输晶体管的漏极反位线。
4.根据权利要求1所述的三维半导体器件，其中，所述三维半导体器件还包括电源层；所述第一上拉晶体管...
【技术特征摘要】
1.一种三维半导体器件，包括：
2.根据权利要求1所述的三维半导体器件，其中，所述第一上拉晶体管的漏极、所述第一下拉晶体管的漏极和所述第一传输晶体管的源极连接第一节点；所述第二上拉晶体管的漏极、所述第二下拉晶体管的漏极和所述第二传输晶体管的源极连接第二节点。
3.根据权利要求1所述的三维半导体器件，其中，所述第一传输晶体管的栅极连接字线，所述第一传输晶体管的漏极连接位线；所述第二传输晶体管的栅极连接字线，所述第二传输晶体管的漏极反位线。
4.根据权利要求1所述的三维半导体器件，其中，所述三维半导体器件还包括电源层；所述第一上拉晶体管的源极和所述第二上拉晶体管的源极连接所述电源层中的电源节点。
5.根据权利要求1所述的三维半导体器件，其中，位于所述第一晶体管层中的所述第一上拉晶体管和所述第二上拉晶体管为p型垂直环栅晶体管；位于所述第二晶体管层中的所述第一传输晶体管和所述第二传输晶体管为n型垂直环栅晶体管；位于所述第二晶体管层中的所述第一下拉晶体管和所述第二下拉晶体管为n型垂直环栅晶体管；...
【专利技术属性】
技术研发人员：狄兆海，吴振华，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。