集成电路保护结构，包括静电保护器件，包围所述静电保护器件的保护环，所述保护环至少包括第一物理层、第二物理层、第一物理层和第二物理层之间通过多个的孔连接，在静电保护环曲率最大的一处或多处区域下方埋设有泄放器件，所述泄放器件一端连接第一物理层或第二物理层，另一端连接静电泄放导线。采用本实用新型专利技术所述集成电路保护结构，在曲率最大的电力线集中处增加了泄放器件，在静电大电流来临时，电流不仅在水平方向流动，而且在竖直方向泄放，提高了曲率大的区域，特别是拐角处的电流泄放能力，增强了拐角处的耐压，提高了整个芯片的抗静电等级。
【技术实现步骤摘要】
【专利摘要】集成电路保护结构，包括静电保护器件，包围所述静电保护器件的保护环，所述保护环至少包括第一物理层、第二物理层、第一物理层和第二物理层之间通过多个的孔连接，在静电保护环曲率最大的一处或多处区域下方埋设有泄放器件，所述泄放器件一端连接第一物理层或第二物理层，另一端连接静电泄放导线。采用本技术所述集成电路保护结构，在曲率最大的电力线集中处增加了泄放器件，在静电大电流来临时，电流不仅在水平方向流动，而且在竖直方向泄放，提高了曲率大的区域，特别是拐角处的电流泄放能力，增强了拐角处的耐压，提高了整个芯片的抗静电等级。【专利说明】集成电路保护结构
本技术属于半导体制造领域，涉及集成电路保护结构。
技术介绍
不同物质的接触、分离或相互摩擦，即可产生静电。例如在生产过程中的挤压、切 害I]、搬运、搅拌和过滤以及生活中的行走、起立、脱衣服等，都会产生静电。可见，静电在我们 的日常生活中可以说是无处不在，我们的身上和周围就带有很高的静电电压，几千伏甚至 几万伏。这些静电对一些ESDS (静电敏感元件)，直接可以使其失去本身应有的正常性能， 甚至完全丧失正常功能。 集成电路保护结构一直是集成电路工艺制造中的难点，静电电流的随意性和对电 路最薄弱处的破坏加大了集成电路的设计难度，保护环是用于集成电路制造领域中常用的 一种结构，用于将引脚上的静电电流从地线或者电源线引走，为增大电流通路，保护环的各 层之间的连接孔通常会尽可能布满，但在保护环的拐角处，由于尖角区域电力线集中，因此 很容易在拐角处发生击穿。
技术实现思路
为克服现有技术在保护环拐角处易击穿的技术缺陷，本技术提供集成电路保 护结构。 本技术所述集成电路保护结构，包括静电保护器件，包围所述静电保护器件 的保护环，所述保护环至少包括第一物理层、第二物理层、第一物理层和第二物理层之间通 过多个的孔连接，在静电保护环曲率最大的一处或多处区域下方埋设有泄放器件，所述泄 放器件一端连接第一物理层或第二物理层，另一端连接静电泄放导线。 优选的，所述第一物理层和第二物理层为半导体工艺中任意两个紧邻的层。 优选的，所述第一物理层和第二物理层为上下紧邻的金属层。 优选的，所述泄放二极管上方的孔密度小于静电保护环其他区域，且曲率最大处 没有孔。 优选的，所述静电保护环为矩形，在矩形拐角处埋设有泄放器件。 进一步的，所述矩形拐角处的第一物理层和/或第二物理层被截去了直角部分。 具体的，所述泄放器件为二极管、二极管形式连接的晶体管或M0S管、SCR器件中 的一种。 采用本技术所述集成电路保护结构，在曲率最大的电力线集中处增加了泄放 器件，在静电大电流来临时，电流不仅在水平方向流动，而且在坚直方向泄放，提高了曲率 大的区域，特别是拐角处的电流泄放能力，增强了拐角处的耐压，提高了整个芯片的抗静电 等级。 【专利附图】【附图说明】 图1示出本技术一种【具体实施方式】的示意图。 图1中附图标记名称为：1-孔，2-泄放器件，3-静电保护器件。 【具体实施方式】 下面结合附图，对本技术的【具体实施方式】作进一步的详细说明。 本技术所述集成电路保护结构，包括静电保护器件，包围所述静电保护器件 的保护环，所述保护环至少包括第一物理层、第二物理层、第一物理层和第二物理层之间通 过多个的孔连接，在静电保护环曲率最大的一处或多处区域下方埋设有泄放器件，所述泄 放器件一端连接第一物理层或第二物理层，另一端连接静电泄放导线。 第一物理层和第二物理层为半导体工艺中任意两个层，但通常的选择方式是两个 上下紧邻的层，例如多晶硅层与金属层，金属层与金属层，多晶硅层与有源层等。本实用新 型由于埋设泄放器件，可能用到半导体前段工艺中的有源区各层及多晶硅层，因此优选设 置第一物理层和第二物理层为两个相邻的金属层。 如图1所示给出本技术的一个【具体实施方式】，静电保护器件四周都会包围整 圈的静电保护环以连接静电保护器件的衬底区域，尽可能增大电流泄放通路和均一性。所 谓曲率大意味着静电保护环在这些位置发生了走向上的急剧变化，例如静电保护环成矩形 环的形式，矩形的四个角处为曲率最大处，这些区域在静电电流来临时由于电力线集中，极 易发生击穿，在矩形环的四角布置泄放器件2,泄放器件可以是二极管，二极管形式连接的 晶体管或M0S管、SCR器件中的一种，一般优选二极管和SCR器件(可控硅器件)，由于这两种 器件没有栅极，不涉及多晶硅层，也不需要金属层连线，便于上层金属连线的布置和设计， 同时二极管和SCR器件相对来说面积较小，同时泄放能力较强，适用于本技术的拐角 处面积有限的特点。 泄放器件两端分别连接构成静电保护环的任一物理层及静电泄放导线，所谓静电 泄放导线是在布局设计整个集成电路的抗静电设计时选择的静电泄放通路，通常为该集成 电路最常用的地线和电源线。 为进一步提高本技术的抗静电效果，可以在拐角处减小第一物理层和第二物 理层之间的孔1的数量，或截去第一物理层和/或第二物理层的直角部分，截取处通常为拐 角矩形对角线长度的1/6至1/3左右，都可以减小该处在静电泄放时的电流密度，降低击穿 和过热熔断风险。 采用本技术所述集成电路保护结构，在拐角处减少了孔的数量，使电场线在 拐角处被削弱，增强了拐角处的耐压，提高了整个芯片的抗静电等级。 以上所述的仅为本技术的优选实施例，所述实施例并非用以限制本技术 的专利保护范围，因此凡是运用本技术的说明书及附图内容所作的等同结构变化，同 理均应包含在本技术的保护范围内。【权利要求】1. 集成电路保护结构，包括静电保护器件，包围所述静电保护器件的保护环，所述保护 环至少包括第一物理层、第二物理层、第一物理层和第二物理层之间通过多个的孔连接，其 特征在于，在静电保护环曲率最大的一处或多处区域下方埋设有泄放器件，所述泄放器件 一端连接第一物理层或第二物理层，另一端连接静电泄放导线。2. -种如权利要求1所述的集成电路保护结构，其特征在于，所述第一物理层和第二 物理层为半导体工艺中任意两个紧邻的层。3. -种如权利要求1所述的集成电路保护结构，其特征在于，所述第一物理层和第二 物理层为上下紧邻的金属层。4. 一种如权利要求1所述的集成电路保护结构，其特征在于，所述泄放二极管上方的 孔密度小于静电保护环其他区域，且曲率最大处没有孔。5. -种如权利要求1所述的集成电路保护结构，其特征在于，所述静电保护环为矩形， 在矩形拐角处埋设有泄放器件。6. -种如权利要求5所述的集成电路保护结构，其特征在于，所述矩形拐角处的第一 物理层和/或第二物理层被截去了直角部分。7. -种如权利要求1所述的集成电路保护结构，其特征在于，所述泄放器件为二极管、 二极管形式连接的晶体管或MOS管、SCR器件中的一种。【文档编号】H01L23/60GK203883005SQ201420265122【公开日】2014年10月15日 申请日期:2014年5月23日 优先权日:2014年5月23日 【专利技术者】崔永明, 张干, 王作义, 彭彪 本文档来自技高网...
【技术保护点】
集成电路保护结构，包括静电保护器件，包围所述静电保护器件的保护环，所述保护环至少包括第一物理层、第二物理层、第一物理层和第二物理层之间通过多个的孔连接，其特征在于，在静电保护环曲率最大的一处或多处区域下方埋设有泄放器件，所述泄放器件一端连接第一物理层或第二物理层，另一端连接静电泄放导线。 2.一种如权利要求1所述的集成电路保护结构，其特征在于，所述第一物理层和第二物理层为半导体工艺中任意两个紧邻的层。3.一种如权利要求1所述的集成电路保护结构，其特征在于，所述第一物理层和第二物理层为上下紧邻的金属层。4. 一种如权利要求1所述的集成电路保护结构，其特征在于，所述泄放二极管上方的孔密度小于静电保护环其他区域，且曲率最大处没有孔。5. 一种如权利要求1所述的集成电路保护结构，其特征在于，所述静电保护环为矩形，在矩形拐角处埋设有泄放器件。6. 一种如权利要求5所述的集成电路保护结构，其特征在于，所述矩形拐角处的第一物理层和/或第二物理层被截去了直角部分。7. 一种如权利要求1所述的集成电路保护结构，其特征在于，所述泄放器件为二极管、二极管形式连接的晶体管或MOS管、SCR器件中的一种。
【技术特征摘要】
【专利技术属性】
技术研发人员：崔永明，张干，王作义，彭彪，
申请(专利权)人：四川广义微电子股份有限公司，
类型：新型
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。