集成电路结构制造技术

本实用新型专利技术提供了一种集成电路结构，包括：芯片主体电路；与所述芯片主体电路耦合的非易失性存储元件；与所述非易失性存储元件耦合的寻址模块，经由所述寻址模块对所述非易失性存储元件进行编程以调节所述芯片主体电路的结构；所述寻址模块设置在划片槽中。本实用新型专利技术能够减少寻址模块占用的芯片面积，并且能够有效地保护知识产权。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

集成电路结构
本技术涉及一种集成电路结构。
技术介绍
在集成电路制造过程中，由于工艺参数不稳定是始终存在的，因而需要在芯片制造之后仍能够对其结构进行调整的机制。现有技术中，常规的方法是在芯片中设置记忆性元件，制造完成之后对其进行测试，根据测试结果通过对记忆性元件编程来调整电路结构，从而实现对芯片内部结构、参数的调整。但是，附加的记忆性元件以及与记忆性元件配合使用的寻址模块将占用额外的芯片面积，而且占用的面积比较大。
技术实现思路
本技术要解决的技术问题是提供一种集成电路结构，能够减少寻址模块占用的芯片面积。为解决上述技术问题，本技术提供了一种集成电路结构，包括芯片主体电路；与所述芯片主体电路耦合的非易失性存储元件；与所述非易失性存储元件耦合的寻址模块，经由所述寻址模块对所述非易失性存储元件进行编程以调节所述芯片主体电路的结构；其中，所述寻址模块设置在划片槽中。可选地，所述非易失性存储元件包括电容、闪存、EEPROM或者薄栅MOS晶体管。可选地，所述寻址模块在划开所述划片槽后被破坏。与现有技术相比，本技术具有以下优点本技术实施例的集成电路结构中，将寻址模块设置在芯片之间的划片槽中， 从而减少了对芯片面积的占用，能够大幅提闻经济效益。进一步地，本技术实施例的集成电路结构中的寻址模块在划片时被破坏，从而防止寻址保护模块的电路结构被抄袭、仿制，能够有效保护相关的知识产权。附图说明图I是本技术实施例的集成电路结构的示意图；图2是本技术实施例的一种寻址模块的结构框图；图3是本技术实施例的一种非易失性存储元件及其周边电路的示意图。具体实施方式下面结合具体实施例和附图对本技术作进一步说明，但不应以此限制本技术的保护范围。图I示出了本实施例的集成电路结构的示意图，主要包括芯片主体电路101、非易失性存储元件103、寻址模块102，其中寻址模块102位于划片槽中。具体地，本实施例的集成电路结构可以形成在半导体衬底上，例如硅衬底、硅锗衬底等。该半导体衬底上可以形成有多个芯片或管芯(die) 100，相邻的芯片或管芯之间具有划片槽。如本领域技术人员所公知的，在进行封装之前，划片槽被划开，使得各个芯片或管芯100彼此分尚。芯片主体电路101和非易失性存储元件103相耦合，并共同集成在芯片或管芯100 内。芯片主体电路101可以是数字逻辑电路或模拟电路或者混合信号电路等，其电路结构或者电学参数是可配置的，可以根据非易失性存储元件103中存储的内容对其进行调节和配置。非易失性存储元件103可以是各种非易失性的记忆元件，例如电容、闪存、EEPROM或者薄栅MOS晶体管等，但并不限于此。寻址模块102位于划片槽中，与非易失性存储元件103相耦合，在该集成电路结构制造完成后，可以通过该寻址模块102对非易失性存储元件103进行编程，从而对芯片主体电路101的电路结构或者电学参数进行调节和配置。例如在进行前端测试之后，根据测试结果对非易失性存储元件103进行编程以调节芯片主体电路101的电路结构或者电学参数。由于寻址模块102是设置在划片槽内的，而非设置在芯片或管芯100内，因而并不会占用芯片或管芯100中的芯片面积，有利于减小最终成型的芯片或管芯100的总面积，大幅提闻经济效益。在对非易失性存储元件103进行编程时，寻址模块102是完整可用的。在编程完成之后，例如进入封装工序时，划片槽被划开，使得划片槽中的寻址模块102被破坏，即寻址模块102的电路消失，从而保护了寻址模块102的电路结构不会被他人仿制或抄袭，能够有效地保护知识产权。图2示出了本实施例中的一种寻址模块的结构框图，包括控制电路204和多路复用器207。其中，控制电路204接收外部的地址输入信号，对其进行解码、串并转换等操作，生成地址解码信号；多路复用器207的输入端接收编程信号HighV，其控制端接收控制电路204产生的地址解码信号，在该地址解码信号的控制下，各路输出信号选择将编程信号HighV输出或者不输出。图3示出了本实施例的一种非易失性存储元件及其周边电路的示意图，与图2所示的寻址模块配合使用。其中，非易失性存储元件为电容Cl、C2、C3……，各电容Cl、C2、C3 的一端接地，另一端分别连接MOS晶体管Ml、M2、M3的源极S。MOS晶体管Ml、M2、M3的漏极D连接图2中多路复用器207每一路输出信号端口，MOS晶体管M1、M2、M3的栅极G接收内部或外部的读写控制信号，在读写控制信号的控制下，当MOS晶体管导通时，来自多路复用器207的编程信号HighV经由晶体管将对应的电容击穿，形成永久存储，使得图2中的寻址模块消失后，存储的信息仍然存在，写入的数据可以通过读取模块310读出以调整芯片主体电路的结构或电学参数。当然，以上仅是一个非限制性的例子，在其他具体实施例中，非易失性存储元件可以是闪存、EEPR0M、薄栅MOS晶体管等。另外，在地址较少时，寻址模块还可以简化为调节焊垫(trim pad)。本技术虽然以较佳实施例公开如上，但其并不是用来限定本技术，任何本领域技术人员在不脱离本技术的精神和范围内，都可以做出可能的变动和修改，因此本技术的保护范围应当以本技术权利要求所界定的范围为准。本文档来自技高网...

【技术保护点】
一种集成电路结构，包括：芯片主体电路；与所述芯片主体电路耦合的非易失性存储元件；与所述非易失性存储元件耦合的寻址模块，经由所述寻址模块对所述非易失性存储元件进行编程以调节所述芯片主体电路的结构；其特征在于，所述寻址模块设置在划片槽中。

【技术特征摘要】
1.一种集成电路结构，包括 芯片主体电路； 与所述芯片主体电路耦合的非易失性存储元件； 与所述非易失性存储元件耦合的寻址模块，经由所述寻址模块对所述非易失性存储元件进行编程以调节所述芯片主体电路的结构； 其特征在于，所述寻...

【专利技术属性】
技术研发人员：樊茂，
申请(专利权)人：华润矽威科技上海有限公司，
类型：实用新型
国别省市：