占空比检测电路及占空比检测方法技术

技术编号:25986890 阅读:63 留言:0更新日期:2020-10-20 18:54
本发明专利技术提供一种占空比检测电路及占空比检测方法,包括:误差放大器、折线化处理模块、按比例缩小模块、分压模块、比较器及第一电容;误差放大器的第一输入端与一占空比方波信号电压相连接,第二输入端与一反馈电压相连接;折线化处理模块的输入端与误差放大器的输出端相连接;按比例缩小模块的第一输入端与折线化处理模块的输出端相连接;分压模块的输入端与按比例缩小模块的输出端相连接,输出端与误差放大器的第二输入端相连接;比较器的第一输入端与占空比方波信号电压相连接,第二输入端与分压模块的输出端相连接;第一电容的上极板与折线化处理模块的输出端相连接,下极板接地。本发明专利技术可以降低系统成本,提高系统的可靠性。

【技术实现步骤摘要】
占空比检测电路及占空比检测方法
本专利技术属于电路设计
,特别是涉及一种占空比检测电路及占空比检测方法。
技术介绍
在LED驱动电路中,经常需要将工频占空比方波信号滤平,得到一个能反应占空比大小的电压基准,然后根据该电压基准再进行下一步的处理。例如在LED可控硅调光电路中,需要将可控硅切除母线电压相角的多少,先转换成占空比方波信号,然后再转换成相应大小的电压基准,最终通过电压基准的高低控制LED灯亮度的大小。传统的占空比大小检测电路是将占空比方波信号通过芯片内部电阻R和芯片外围容值较大的电容C,RC串联网络组成一阶低通滤波器系统,从而可以将占空比方波信号中的高频成分滤除,最终得到纹波较小的、只含有低频分量的输出电压。传统的检测占空比大小的RC低通滤波电路方案中,由于芯片内部不可能在保证可靠性和精度的前提下将电阻值做的很大,所以要想电阻R与电容C的乘积值做的比较大,就要在芯片外围加一个容值较大的电容,从而保证整体的RC低通滤波器系统中主极点频率小于工频频率,实现滤波效果。而在芯片外围设置电容会导致系统成本较高,且很容易因电容失效导致系统方案失效。
技术实现思路
鉴于以上所述现有技术的缺点,本专利技术的目的在于提供一种占空比检测电路及占空比检测方法,用于解决现有技术中需要容值较大的外置电容而导致的系统成本较高及系统失效风险较大的问题。为实现上述目的及其他相关目的,本专利技术提供一种占空比检测电路,所述占空比检测电路包括:误差放大器、折线化处理模块、按比例缩小模块、分压模块、比较器及第一电容;其中,所述误差放大器包括第一输入端、第二输入端及输出端,所述误差放大器的第一输入端与一占空比方波信号电压相连接,所述误差放大器的第二输入端与一反馈电压相连接,所述误差放大器用于比较所述占空比方波信号电压与所述反馈电压的差值并放大,以得到误差放大电流;所述折线化处理模块的输入端与所述误差放大器的输出端相连接,用于将所述误差放大电流进行折线化处理,以得到波形包括周期性折线状的折线电压;所述按比例缩小模块包括第一输入端、第二输入端及输出端,所述按比例缩小模块的第一输入端与所述折线化处理模块的输出端相连接,用于基于所述折线电压得到波纹小于所述折线电压的波纹的输出电压;所述分压模块的输入端与所述按比例缩小模块的输出端相连接,所述分压模块的输出端与所述误差放大器的第二输入端相连接,所述分压模块用于基于分压系数对所述输出电压进行调整以得到所述反馈电压;所述比较器包括第一输入端、第二输入端及输出端,所述比较器的第一输入端与所述占空比方波信号电压相连接,所述比较器的第二输入端与所述分压模块的输出端相连接,所述比较器的输出端与所述按比例缩小模块的第二输入端相连接;所述比较器用于比较所述占空比方波信号电压与所述反馈电压的大小,以得到调控电压;所述第一电容的上极板与所述折线化处理模块的输出端相连接,所述第一电容的下极板接地。可选地,所述第一电容集成于芯片内。可选地,所述折线化处理模块包括:第一开关,包括第一端及第二端,所述第一开关的第一端与所述误差放大器的输出端相连接;第一PMOS管,所述第一PMOS管的漏极与所述第一开关的第二端相连接,所述第一PMOS管的栅极与所述第一PMOS管的漏极短接,所述第一PMOS管的源极与供电电源相连接;第二PMOS管,所述第二PMOS管的栅极与所述第一PMOS管的栅极相连接,所述第二PMOS管的源极与所述供电电源相连接;第三PMOS管,所述第三PMOS管的栅极与所述第一PMOS管的栅极相连接,所述第三PMOS管的源极与所述供电电源相连接;第四PMOS管,所述第四PMOS管的栅极与所述第四PMOS管的漏极相短接,所述第四PMOS管的源极与所述供电电源相连接;第五PMOS管,所述第五PMOS管的栅极与所述第四PMOS管的栅极相连接,所述第五PMOS管的源极与所述供电电源相连接;第二开关,包括第一端及第二端,所述第二开关的第一端与所述误差放大器的输出端相连接;第一NMOS管,所述第一NMOS管的漏极与所述第二开关的第二端相连接,所述第一NMOS管的栅极与所述第一NMOS管的漏极相短接,所述第一NMOS管的源极接地;第二NMOS管,所述第二NMOS管的栅极与所述第一NMOS管的栅极相连接,所述第二NMOS管的漏极与所述第四PMOS管的漏极相连接,所述第二NMOS管的源极接地;第二电容,所述第二电容的下极板接地;第三开关,包括第一端及第二端,所述第三开关的第一端与所述第五PMOS管的漏极相连接,所述第三开关的第二端与所述第二电容的上极板相连接;第四开关,包括第一端及第二端,所述第四开关的第一端与所述第二电容的上极板相连接;第三NMOS管,所述第三NMOS管的栅极与所述第一NMOS管的栅极相连接,所述第三NMOS管的漏极与所述第四开关的第二端相连接,所述第三NMOS管的源极接地;第五开关,包括第一端及第二端,所述第五开关的第一端与所述第三PMOS管的漏极相连接,所述第五开关的第二端与所述第二电容的上极板相连接;第六开关,包括第一端及第二端,所述第六开关的第一端与所述第二电容的上极板相连接;第四NMOS管,所述第四NMOS管的漏极与所述第二PMOS管的漏极相连接,所述第四NMOS管的栅极与所述第四NMOS管的漏极相短接,所述第四NMOS管源极接地;第五NMOS管,所述第五NMOS管的栅极与所述第四NMOS管的栅极相连接,所述第五NMOS管的漏极与所述第六开关的第二端相连接,所述第五NMOS管的源极接地。可选地,所述分压模块包括:第一分压电阻,包括第一端及第二端,所述分压电阻的第一端与所述按比例缩小模块的输出端相连接;第二分压电阻,包括第一端及第二端,所述第二分压电阻的第一端与所述第一分压电阻的第二端相连接,并与所述误差放大器的第二输入端相连接,所述第二分压电阻的第二端接地。可选地,所述按比例缩小模块包括:电流源,所述电流源的一端与供电电源相连接;n+1级电流调整管,各所述电流调整管均包括NMOS管;各所述电流调整管的栅极均与所述电流源远离所述供电电源的一端相连接,各所述电流调整管的源极均接地,第一级所述电流调整管的栅极与第一级所述电流调整管的漏极相短接;n级开关,各所述n级开关管均包括第一端、第二端及控制端,第i级所述开关的第一端与第i+1级所述电流调整管的漏极相连接,其中,n为大于等于1的整数,i为大于等于1且小于等于n的整数;处理单元,一端与所述折线化处理模块的输出端及所述比较器的输出端相连接,另一端与各所述开关的控制端相连接;所述处理单元基于所述折线电压及所述调控电压产生组合逻辑信号以控制各所述开关的闭合与关断,以在所述反馈电压小于所述占空比方波信号电压时控制所述输出电压逐渐增大,直至所述反馈电压等于所述占空比方波信号电压,并在所述反馈电压大于所述占空比方波信号电压时控本文档来自技高网...

【技术保护点】
1.一种占空比检测电路,其特征在于,所述占空比检测电路包括:误差放大器、折线化处理模块、按比例缩小模块、分压模块、比较器及第一电容;其中,/n所述误差放大器包括第一输入端、第二输入端及输出端,所述误差放大器的第一输入端与一占空比方波信号电压相连接,所述误差放大器的第二输入端与一反馈电压相连接,所述误差放大器用于比较所述占空比方波信号电压与所述反馈电压的差值并放大,以得到误差放大电流;/n所述折线化处理模块的输入端与所述误差放大器的输出端相连接,用于将所述误差放大电流进行折线化处理,以得到波形包括周期性折线状的折线电压;/n所述按比例缩小模块包括第一输入端、第二输入端及输出端,所述按比例缩小模块的第一输入端与所述折线化处理模块的输出端相连接,用于基于所述折线电压得到波纹小于所述折线电压的波纹的输出电压;/n所述分压模块的输入端与所述按比例缩小模块的输出端相连接,所述分压模块的输出端与所述误差放大器的第二输入端相连接,所述分压模块用于基于分压系数对所述输出电压进行调整以得到所述反馈电压;/n所述比较器包括第一输入端、第二输入端及输出端,所述比较器的第一输入端与所述占空比方波信号电压相连接,所述比较器的第二输入端与所述分压模块的输出端相连接,所述比较器的输出端与所述按比例缩小模块的第二输入端相连接;所述比较器用于比较所述占空比方波信号电压与所述反馈电压的大小,以得到调控电压;/n所述第一电容的上极板与所述折线化处理模块的输出端相连接,所述第一电容的下极板接地。/n...

【技术特征摘要】
1.一种占空比检测电路,其特征在于,所述占空比检测电路包括:误差放大器、折线化处理模块、按比例缩小模块、分压模块、比较器及第一电容;其中,
所述误差放大器包括第一输入端、第二输入端及输出端,所述误差放大器的第一输入端与一占空比方波信号电压相连接,所述误差放大器的第二输入端与一反馈电压相连接,所述误差放大器用于比较所述占空比方波信号电压与所述反馈电压的差值并放大,以得到误差放大电流;
所述折线化处理模块的输入端与所述误差放大器的输出端相连接,用于将所述误差放大电流进行折线化处理,以得到波形包括周期性折线状的折线电压;
所述按比例缩小模块包括第一输入端、第二输入端及输出端,所述按比例缩小模块的第一输入端与所述折线化处理模块的输出端相连接,用于基于所述折线电压得到波纹小于所述折线电压的波纹的输出电压;
所述分压模块的输入端与所述按比例缩小模块的输出端相连接,所述分压模块的输出端与所述误差放大器的第二输入端相连接,所述分压模块用于基于分压系数对所述输出电压进行调整以得到所述反馈电压;
所述比较器包括第一输入端、第二输入端及输出端,所述比较器的第一输入端与所述占空比方波信号电压相连接,所述比较器的第二输入端与所述分压模块的输出端相连接,所述比较器的输出端与所述按比例缩小模块的第二输入端相连接;所述比较器用于比较所述占空比方波信号电压与所述反馈电压的大小,以得到调控电压;
所述第一电容的上极板与所述折线化处理模块的输出端相连接,所述第一电容的下极板接地。


2.根据权利要求1所述的占空比检测电路,其特征在于,所述第一电容集成于芯片内。


3.根据权利要求1所述的占空比检测电路,其特征在于,所述折线化处理模块包括:
第一开关,包括第一端及第二端,所述第一开关的第一端与所述误差放大器的输出端相连接;
第一PMOS管,所述第一PMOS管的漏极与所述第一开关管的第二端相连接,所述第一PMOS管的栅极与所述第一PMOS管的漏极短接,所述第一PMOS管的源极与供电电源相连接;
第二PMOS管,所述第二PMOS管的栅极与所述第一PMOS管的栅极相连接,所述第二PMOS管的源极与所述供电电源相连接;
第三PMOS管,所述第三PMOS管的栅极与所述第一PMOS管的栅极相连接,所述第三PMOS管的源极与所述供电电源相连接;
第四PMOS管,所述第四PMOS管的栅极与所述第四PMOS管的漏极相短接,所述第四PMOS管的源极与所述供电电源相连接;
第五PMOS管,所述第五PMOS管的栅极与所述第四PMOS管的栅极相连接,所述第五PMOS管的源极与所述供电电源相连接;
第二开关,包括第一端及第二端,所述第二开关的第一端与所述误差放大器的输出端相连接;
第一NMOS管,所述第一NMOS管的漏极与所述第二开关的第二端相连接,所述第一NMOS管的栅极与所述第一NMOS管的漏极相短接,所述第一NMOS管的源极接地;
第二NMOS管,所述第二NMOS管的栅极与所述第一NMOS管的栅极相连接,所述第二NMOS管的漏极与所述第四PMOS管的漏极相连接,所述第二NMOS管的源极接地;
第二电容,所述第二电容的下极板接地;
第三开关,包括第一端及第二端,所述第三开关的第一端与所述第五PMOS管的漏极相连接,所述第三开关的第二端与所述第二电容的上极板相连接;
第四开关,包括第一端及第二端,所述第四开关的第一端与所述第二电容的上极板相连接;
第三NMOS管,所述第三NMOS管的栅极与所述第一NMOS管的栅极相连接,所述第三NMOS管的漏极与所述第四开关的第二端相连接,所述第三NMOS管的源极接地;
第五开关,包括第一端及第二端,所述第五开关的第一端与所述第三PMOS管的漏极相连接,所述第五开关的第二端与所述第二电容的上极板相连接;
第六开关,包括第一端及第二端,所述第六开关的第一端与所述第二电容的上极板相连接;
第四NMOS管,所述第四NMOS管的漏极与所述第二PMOS管的漏极相连接,所述第四NMOS管的栅极与所述第四NMOS管的漏极相短接,所述第四NMOS管源极接地;
第五N...

【专利技术属性】
技术研发人员:张识博李国成卢圣晟
申请(专利权)人:华润矽威科技上海有限公司
类型:发明
国别省市:上海;31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1