积分电路及积分方法技术

本发明专利技术提供一种积分电路及积分方法，包括：误差放大器、折线化处理模块、按比例缩小模块、控制模块、比较器及第一电容；误差放大器的第一输入端与一参考电压相连接，第二输入端与采样电压相连接；折线化处理模块的输入端与误差放大器的输出端相连接；按比例缩小模块的第一输入端与折线化处理模块的输出端相连接；控制模块的输入端与按比例缩小模块的输出端相连接，输出端与误差放大器的第二输入端相连接；比较器的第一输入端与参考电压相连接，第二输入端与控制模块的输出端相连接，输出端与按比例缩小模块的第二输入端相连接；第一电容的上极板与折线化处理模块的输出端相连接，下极板接地。本发明专利技术降低了系统及封装成本，提高了系统的可靠性。

【技术实现步骤摘要】
积分电路及积分方法
本专利技术属于电路设计
，特别是涉及一种积分电路及积分方法。
技术介绍
在LED驱动
中，经常需要一个闭环控制环路，将采样电压与参考电压的差值进行放大，得到补偿电压，然后根据该补偿电压去调节采样电压的大小，从而形成一个反馈闭环，将采样电压的均值稳定在参考电压值。这种方法的缺点就是所需电容的容值较大，因此需要一个外置的滤波电容，需要在芯片上预留管脚，从而导致芯片外围电路复杂、增加系统成本，增加封装成本，并且很容易因电容失效导致系统方案失效。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种积分电路及积分方法，用于解决现有技术中需要容值较大的外置电容而导致的芯片外围电路复杂、系统成本较高、封装成本较高及失效风险较大的问题。为实现上述目的及其他相关目的，本专利技术提供一种积分电路，所述积分电路包括：误差放大器、折线化处理模块、按比例缩小模块、控制模块、比较器及第一电容；其中，所述误差放大器包括第一输入端、第二输入端及输出端，所述误差放大器的第一输入端与一参考电压相连接，所述误差放大器的第二输入端与一采样电压相连接，所述误差放大器用于计算所述参考电压与所述采样电压的差值并放大，以得到误差放大电流；所述折线化处理模块的输入端与所述误差放大器的输出端相连接，用于将所述误差放大电流进行折线化处理，以得到波形包括周期性折线状的折线补偿电压；所述按比例缩小模块包括第一输入端、第二输入端及输出端，所述按比例缩小模块的第一输入端与所述折线化处理模块的输出端相连接，用于基于所述折线补偿电压得到波纹小于所述折线补偿电压的波纹的补偿电压；所述控制模块的输入端与所述按比例缩小模块的输出端相连接，所述控制模块的输出端与所述误差放大器的第二输入端相连接，所述控制模块用于基于所述补偿电压调整以得到所述采样电压；所述比较器包括第一输入端、第二输入端及输出端，所述比较器的第一输入端与所述参考电压相连接，所述比较器的第二输入端与所述控制模块的输出端相连接，所述比较器的输出端与所述按比例缩小模块的第二输入端相连接；所述比较器用于比较所述参考电压与所述采样电压的大小，以得到调控电压；所述第一电容的上极板与所述折线化处理模块的输出端相连接，所述第一电容的下极板接地。可选地，所述第一电容集成于芯片内。可选地，所述折线化处理模块包括：第一开关，包括第一端及第二端，所述第一开关的第一端与所述误差放大器的输出端相连接；第一PMOS管，所述第一PMOS管的漏极与所述第一开关的第二端相连接，所述第一PMOS管的栅极与所述第一PMOS管的漏极短接，所述第一PMOS管的源极与供电电源相连接；第二PMOS管，所述第二PMOS管的栅极与所述第一PMOS管的栅极相连接，所述第二PMOS管的源极与所述供电电源相连接；第三PMOS管，所述第三PMOS管的栅极与所述第一PMOS管的栅极相连接，所述第三PMOS管的源极与所述供电电源相连接；第四PMOS管，所述第四PMOS管的栅极与所述第四PMOS管的漏极相短接，所述第四PMOS管的源极与所述供电电源相连接；第五PMOS管，所述第五PMOS管的栅极与所述第四PMOS管的栅极相连接，所述第五PMOS管的源极与所述供电电源相连接；第二开关，包括第一端及第二端，所述第二开关的第一端与所述误差放大器的输出端相连接；第一NMOS管，所述第一NMOS管的漏极与所述第二开关的第二端相连接，所述第一NMOS管的栅极与所述第一NMOS管的漏极相短接，所述第一NMOS管的源极接地；第二NMOS管，所述第二NMOS管的栅极与所述第一NMOS管的栅极相连接，所述第二NMOS管的漏极与所述第四PMOS管的漏极相连接，所述第二NMOS管的源极接地；第二电容，所述第二电容的下极板接地；第三开关，包括第一端及第二端，所述第三开关的第一端与所述第五PMOS管的漏极相连接，所述第三开关的第二端与所述第二电容的上极板相连接；第四开关，包括第一端及第二端，所述第四开关的第一端与所述第二电容的上极板相连接；第三NMOS管，所述第三NMOS管的栅极与所述第一NMOS管的栅极相连接，所述第三NMOS管的漏极与所述第四开关的第二端相连接，所述第三NMOS管的源极接地；第五开关，包括第一端及第二端，所述第五开关的第一端与所述第三PMOS管的漏极相连接，所述第五开关的第二端与所述第二电容的上极板相连接；第六开关，包括第一端及第二端，所述第六开关的第一端与所述第二电容的上极板相连接；第四NMOS管，所述第四NMOS管的漏极与所述第二PMOS管的漏极相连接，所述第四NMOS管的栅极与所述第四NMOS管的漏极相短接，所述第四NMOS管源极接地；第五NMOS管，所述第五NMOS管的栅极与所述第四NMOS管的栅极相连接，所述第五NMOS管的漏极与所述第六开关的第二端相连接，所述第五NMOS管的源极接地。可选地，所述按比例缩小模块包括：电流源，所述电流源的一端与供电电源相连接；n+1级电流调整管，各所述电流调整管均包括NMOS管；各所述电流调整管的栅极均与所述电流源远离所述供电电源的一端相连接，各所述电流调整管的源极均接地，第一级所述电流调整管的栅极与第一级所述电流调整管的漏极相短接；n级开关，各所述n级开关均包括第一端、第二端及控制端，第i级所述开关的第一端与第i+1级所述电流调整管的漏极相连接，其中，n为大于等于1的整数，i为大于等于1且小于等于n的整数；处理单元，一端与所述折线化处理模块的输出端及所述比较器的输出端相连接，另一端与各所述开关的控制端相连接；所述处理单元基于所述折线补偿电压及所述调控电压产生组合逻辑信号以控制各所述开关的闭合与关断，以在所述采样电压小于所述参考电压时控制所述补偿电压逐渐增大至所述采样电压等于所述参考电压，并在所述采样电压大于所述参考电压时控制所述补偿电压逐渐减小至所述采样电压等于所述参考电压；电流镜，包括第一电流传输管及第二电流传输管，所述第一电流传输管及所述第二电流传输管均包括PMOS管；所述第一电流传输管的源极与所述供电电源相连接，所述第一传输管的漏极与各所述开关的第二端相连接，所述第一电流传输管的栅极与所述第一电流传输管的漏极相短接；所述第二传输管的栅极与所述第一传输管的栅极相连接，所述第二传输管的源极与所述供电电源相连接，所述第二传输管的漏极与所述控制模块相连接；电阻，所述电阻的一端接地，另一端与所述控制模块相连接。可选地，所述采样电压小于所述参考电压时，所述处理单元在所述折线补偿电压第i次达到最大值时控制第i级所述开关闭合；所述采样电压大于所述参考电压时，所述处理单元在所述折线补偿电压第i次达到最大值时控制第n-i+1级所述开关关断。本专利技术还提供一种积分方法，所述积分方法包括如下步骤：将参考电压与采样电压的差值放大得到误差放大电流；将所述误差本文档来自技高网...

【技术保护点】
1.一种积分电路，其特征在于，所述积分电路包括：误差放大器、折线化处理模块、按比例缩小模块、控制模块、比较器及第一电容；其中，/n所述误差放大器包括第一输入端、第二输入端及输出端，所述误差放大器的第一输入端与一参考电压相连接，所述误差放大器的第二输入端与一采样电压相连接，所述误差放大器用于计算所述参考电压与所述采样电压的差值并放大，以得到误差放大电流；/n所述折线化处理模块的输入端与所述误差放大器的输出端相连接，用于将所述误差放大电流进行折线化处理，以得到波形包括周期性折线状的折线补偿电压；/n所述按比例缩小模块包括第一输入端、第二输入端及输出端，所述按比例缩小模块的第一输入端与所述折线化处理模块的输出端相连接，用于基于所述折线补偿电压得到波纹小于所述折线补偿电压的波纹的补偿电压；/n所述控制模块的输入端与所述按比例缩小模块的输出端相连接，所述控制模块的输出端与所述误差放大器的第二输入端相连接，所述控制模块用于基于所述补偿电压调整以得到所述采样电压；/n所述比较器包括第一输入端、第二输入端及输出端，所述比较器的第一输入端与所述参考电压相连接，所述比较器的第二输入端与所述控制模块的输出端相连接，所述比较器的输出端与所述按比例缩小模块的第二输入端相连接；所述比较器用于比较所述参考电压与所述采样电压的大小，以得到调控电压；/n所述第一电容的上极板与所述折线化处理模块的输出端相连接，所述第一电容的下极板接地。/n...

【技术特征摘要】
1.一种积分电路，其特征在于，所述积分电路包括：误差放大器、折线化处理模块、按比例缩小模块、控制模块、比较器及第一电容；其中，
所述误差放大器包括第一输入端、第二输入端及输出端，所述误差放大器的第一输入端与一参考电压相连接，所述误差放大器的第二输入端与一采样电压相连接，所述误差放大器用于计算所述参考电压与所述采样电压的差值并放大，以得到误差放大电流；
所述折线化处理模块的输入端与所述误差放大器的输出端相连接，用于将所述误差放大电流进行折线化处理，以得到波形包括周期性折线状的折线补偿电压；
所述按比例缩小模块包括第一输入端、第二输入端及输出端，所述按比例缩小模块的第一输入端与所述折线化处理模块的输出端相连接，用于基于所述折线补偿电压得到波纹小于所述折线补偿电压的波纹的补偿电压；
所述控制模块的输入端与所述按比例缩小模块的输出端相连接，所述控制模块的输出端与所述误差放大器的第二输入端相连接，所述控制模块用于基于所述补偿电压调整以得到所述采样电压；
所述比较器包括第一输入端、第二输入端及输出端，所述比较器的第一输入端与所述参考电压相连接，所述比较器的第二输入端与所述控制模块的输出端相连接，所述比较器的输出端与所述按比例缩小模块的第二输入端相连接；所述比较器用于比较所述参考电压与所述采样电压的大小，以得到调控电压；
所述第一电容的上极板与所述折线化处理模块的输出端相连接，所述第一电容的下极板接地。


2.根据权利要求1所述的积分电路，其特征在于，所述第一电容集成于芯片内。


3.根据权利要求1所述的积分电路，其特征在于，所述折线化处理模块包括：
第一开关，包括第一端及第二端，所述第一开关的第一端与所述误差放大器的输出端相连接；
第一PMOS管，所述第一PMOS管的漏极与所述第一开关的第二端相连接，所述第一PMOS管的栅极与所述第一PMOS管的漏极短接，所述第一PMOS管的源极与供电电源相连接；
第二PMOS管，所述第二PMOS管的栅极与所述第一PMOS管的栅极相连接，所述第二PMOS管的源极与所述供电电源相连接；
第三PMOS管，所述第三PMOS管的栅极与所述第一PMOS管的栅极相连接，所述第三PMOS管的源极与所述供电电源相连接；
第四PMOS管，所述第四PMOS管的栅极与所述第四PMOS管的漏极相短接，所述第四PMOS管的源极与所述供电电源相连接；
第五PMOS管，所述第五PMOS管的栅极与所述第四PMOS管的栅极相连接，所述第五PMOS管的源极与所述供电电源相连接；
第二开关，包括第一端及第二端，所述第二开关的第一端与所述误差放大器的输出端相连接；
第一NMOS管，所述第一NMOS管的漏极与所述第二开关的第二端相连接，所述第一NMOS管的栅极与所述第一NMOS管的漏极相短接，所述第一NMOS管的源极接地；
第二NMOS管，所述第二NMOS管的栅极与所述第一NMOS管的栅极相连接，所述第二NMOS管的漏极与所述第四PMOS管的漏极相连接，所述第二NMOS管的源极接地；
第二电容，所述第二电容的下极板接地；
第三开关，包括第一端及第二端，所述第三开关的第一端与所述第五PMOS管的漏极相连接，所述第三开关的第二端与所述第二电容的上极板相连接；
第四开关，包括第一端及第二端，所述第四开关的第一端与所述第二电容的上极板相连接；
第三NMOS管，所述第三NMOS管的栅极与所述第一NMOS管的栅极相连接，所述第三NMOS管的漏极与所述第四开关的第二端相连接，所述第三NMOS管的源极接地；
第五开关，包括第一端及第二端，所述第五开关的第一端与所述第三PMOS管的漏极相连接，所述第五开关的第二端与所述第二电容的上极板相连接；
第六开关，...

【专利技术属性】
技术研发人员：张识博，卢圣晟，李国成，
申请(专利权)人：华润矽威科技上海有限公司，
类型：发明
国别省市：上海;31