非易失性存储器件制造技术

一种非易失性存储器件包括：存储器单元，所述存储器单元包括电阻可变器件和用于控制流经所述电阻可变器件的电流的开关单元；读取参考电压发生器，所述读取参考电压发生器被配置成根据在所述开关单元中发生的歪斜而产生参考电压；以及感测放大器，所述感测放大器被配置成基于所述参考电压来感测对应于流经所述电阻可变器件的电流的电压。

【技术实现步骤摘要】
非易失性存储器件相关申请的交叉引用本申请要求2011年9月19日提交的韩国专利申请号为10-2011-0094211的优先权，其全部内容通过引用合并于此。
本专利技术的示例性实施例涉及半导体设计技术，更具体而言，涉及非易失性存储器件。
技术介绍
非易失性存储器件是在即使电源被切断的情况下仍保留储存于其中的数据的存储器件，并且非易失性存储器件的实例包括快闪存储器和相变随机存取存储器(PCRAM)。具体而言，PCRAM是这样的存储器件，其通过形成诸如锗-锑-碲(GST)的相变材料的存储器单元，加热GST以使GST处于晶体状态或非晶状态，来将数据储存在存储器单元中。PCRAM具有与易失性存储器件例如RAM一样快的数据处理速率。图1是现有的PCRAM的框图。参见图1，PCRAM10利用泵浦电压VPSSA域，并且使用一种在用于电流镜的信号BIAS、CLMBL和VCLAMP的控制下经由存储器单元D(GST)路径传送感测电流的方法。在本文中，尽管未在感测节点VSAI中说明，但仍将电压锁存器与感测节点VSAI耦接，并且电压锁存器感测根据GST的电阻值而改变的感测节点VSAI的电压电平。即，当感测节点VSAI用泵浦电压(pumpingvoltage)VPPSA预充电，然后感测节点VSAI根据箝位晶体管NN的电压条件Vgs和Vds而被放电时，电压锁存器感测当流经偏置晶体管P的电流变得与流经箝位晶体管NN的电流基本上相等时感测节点VSAI的电压电平。然而，当GST具有较高电阻值时，存在于存储器单元D(GST)路径中的RC时间常数可能受到较高电阻的影响。结果，当感测节点VSAI被放电时，现有的PCRAM10可能要花费长时间来稳定感测节点VSAI。
技术实现思路
本专利技术的示例性实施例涉及具有改进的感测速度的非易失性存储器件。本专利技术的另一个示例性实施例涉及补偿在存储器单元所包括的开关中发生的歪斜(skew)的非易失性存储器件。根据本专利技术的一个示例性实施例，一种非易失性存储器件包括：存储器单元，所述存储器单元包括电阻可变器件和用于控制流经所述电阻可变器件的电流的开关单元；读取参考电压发生器，所述读取电压发生器被配置成根据在所述开关单元中发生的歪斜来产生参考电压；以及感测放大器，所述感测放大器被配置成基于所述参考电压来感测与流经所述电阻可变器件的电流相对应的电压。根据本专利技术的另一个示例性实施例，一种非易失性存储器件包括：第一比较器，所述第一比较器被配置成比较第一感测电压与第一参考电压并产生第一比较信号；第一驱动器，所述第一驱动器被配置成响应于所述第一比较信号而用第一电源电压来驱动第一感测电压端子；存储器单元，所述存储器单元耦接在所述第一感测电压端子与第二电源电压端子之间，并且包括串联耦接的电阻可变器件和第一开关；第二开关，所述第二开关耦接在第一参考电压端子与分压端子之间并且与所述第一开关相同；电阻器，所述电阻器经由所述第二开关耦接至所述分压端子并且耦接至所述第二电源电压端子；第二比较器，所述第二比较器被配置成比较分压与第二参考电压并产生第二比较信号；以及第二驱动器，所述第二驱动器被配置成响应于所述第二比较信号而用所述第一电源电压来驱动所述第一参考电压端子。根据本专利技术的另一个示例性实施例，一种非易失性存储器件包括：第一比较器，所述第一比较器被配置成比较第一感测电压与第一参考电压并产生第一比较信号；第一驱动器，所述第一驱动器被配置成响应于所述第一比较信号而用第一电源电压来驱动第一感测电压端子；存储器单元，所述存储器单元耦接在所述第一感测电压端子与第二电源电压端子之间并包括串联耦接的电阻可变器件和开关；第二驱动器，所述第二驱动器被配置成响应于所述第一比较信号而用所述第一电源电压来驱动第二感测电压端子；以及电压控制器，所述电压控制器被配置成基于参考电流来控制所述第二感测电压端子的电压电平。附图说明图1是现有的相变随机存取存储器(PCRAM)的框图。图2是根据本专利技术的第一示例性实施例的非易失性存储器件的框图。图3是根据本专利技术的第二示例性实施例的非易失性存储器件的框图。具体实施方式下面将参照附图更详细地描述本专利技术的示例性实施例。但是，本专利技术可以以不同的方式实施，而不应解释为限定为本专利技术所列的实施例。确切地说，提供这些实施例是为了使本说明书充分与完整，并向本领域技术人员充分传达本专利技术的范围。在说明书中，相同的附图标记在本专利技术的不同附图与实施例中表示相似的部分。在下文中，将相变随机存取存储器(PCRAM)器件作为一个实例并且在本专利技术的以下示例性实施例中描述。图2是根据本专利技术的第一示例性实施例的PCRAM器件100的框图。参见图2，PCRAM器件100包括存储器单元110、感测放大器120以及开关单元130。感测放大器120基于读取参考电压VREAD来感测并放大第一感测电压(VSIO)端子的电压电平。开关单元130响应于使能信号EN和ENB而选择性地将第一感测电压(VSIO)端子与存储器单元110的一个端部耦接。在本文中，存储器单元110包括包含相变材料的电阻可变元件GST和用于控制流经电阻可变元件GST的电流的开关元件D1。感测放大器120包括比较单元AMP、第一驱动单元P1、第二驱动单元P2、电压控制单元121以及输出单元123。比较单元AMP比较读取参考电压VREAD与第一感测电压(VSIO)。第一驱动单元P1响应于从比较单元AMP输出的比较信号COMP而用高电源电压VDD来驱动第一感测电压(VSIO)端子。第二驱动单元P2响应于比较信号COMP而用高电源电压VDD来驱动第二感测电压(VSAI)端子。电压控制单元121基于参考电流IREF来控制第二感测电压(VSAI)端子的电压电平。输出单元123输出第二感测电压VSAI。在本文中，比较单元AMP起单位增益缓冲器的作用，并且第二驱动单元P2起电流倍增器的作用。例如，第二驱动单元P2可以通过简单地调节晶体管的尺寸来起电流倍增器的作用。在下文中，根据本专利技术的第一示例性实施例来描述具有上述结构的PCRAM器件100的操作。当用于选择存储器单元110的使能信号EN和ENB被使能时，感测放大器120感测并放大储存在电阻可变元件GST中的数据并输出放大了的数据。即，随着比较单元AMP和第一驱动单元P1快速地将第一感测电压(VSIO)端子的电压电平稳定至读取参考电压VREAD，与电阻可变元件GST的电阻值相对应的电流流经第一感测电压(VSIO)端子。流经第一驱动单元P1和电阻可变元件GST的电流变得与流经第一感测电压(VSIO)端子的电流相同。在本文中，与流经第一驱动单元P1的电流相对应的电流流入第二驱动单元P2。即，由于第二驱动单元P2是电流倍增器，所以从流经第一驱动单元P1的电流放大的电流流经第二驱动单元P2。因此，由于流经第二驱动单元P2的电流与流经电压控制单元121的电流彼此对抗，因此确定了第二感测电压VSAI的电压电平。即，当流经第二驱动单元P2的电流大于流经电压控制单元121的参考电流IREF时，第二感测电压(VSAI)端子与高电源电压(VDD)端子耦接。另一方面，当流经电压控制单元121的参考电流IREF大于流经第二驱动单元P2的电流时，第二感测电压(VSAI)端子与低电源电压(VSS)端本文档来自技高网...

【技术保护点】
一种非易失性存储器件，包括：存储器单元，所述存储器单元包括电阻可变器件和用于控制流经所述电阻可变器件的电流的开关单元；读取参考电压发生器，所述读取参考电压发生器被配置成根据在所述开关单元中发生的歪斜而产生参考电压；以及感测放大器，所述感测放大器被配置成基于所述参考电压来感测与流经所述电阻可变器件的电流相对应的电压。

【技术特征摘要】
2011.09.19 KR 10-2011-00942111.一种非易失性存储器件，包括：第一比较器，所述第一比较器被配置成比较第一感测电压与第一参考电压并产生第一比较信号；第一驱动器，所述第一驱动器被配置成响应于所述第一比较信号而用第一电源电压来驱动第一感测电压端子；存储器单元，所述存储器单元耦接在所述第一感测电压端子与第二电源电压端子之间并且包括串联耦接的电阻可变器件和第一开关；第二开关，所述第二开关耦接在第一参考电压端子与分压端子之间并且与所述第一开关相同；电阻器，所述电阻器经由所述第二开关耦接至所述分压端子并且耦接至所述第二电源电压端子；第二比较器，所述第二比较器被配置成比较分压与第二参考电压并且产生第二比较信号；以及第二驱动器，所述第二驱动器被配置成响应于所述第二比较信号而用所述第一电源电压来驱动所述第一参考电压端子。2.如权利要求1所述的非易失性存储器件，其中，所述第一开关包括二极管。3.如权利要求1所述的非易失性存储器件，还包括：第三驱动器，所述第三驱动器被配置成响应于所述第一比较信号而用所述第一电源电压来驱动第二感测电压端子；以及电压控制器，所述电压控制器被配置成基于参考电流来控制所述第二感测电压端子的电压电平。4.如权利要求3所述的非易失性存储器件，其中，所述第三驱动器包括电流倍增器。5.如权利要求3所述的非易失性存储器件，其中，所述电压控制器具有用于在所述第二感测电压端子与所述第二电源电压端子之间镜像所述参考电流的结构。6.如权利要求1所述的非易失性存储器件，还包括：开关单元，所述开关单元被配置成响应于用于选择所述存储器单元的使能信号而选择性地将所述第一感测电压端子与所述存储器单元的一端耦接...

【专利技术属性】
技术研发人员：任爀祥，金光锡，宋泽相，朴哲贤，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：