通过随机存取存储器芯片地址引脚检测缺陷的测试方法技术

本发明专利技术提供一种通过随机存取存储器RAM芯片地址引脚检测缺陷的测试方法，包括：向数量等于RAM芯片地址总线位数增加一、地址为全零以及地址为各条地址总线依次唯一地为1且其余地址总线为0的、特定的RAM存储单元写入相应的彼此不同的数据；读出所述特定的RAM存储单元中的对应数据，形成结果数组；确定结果数组中是否存在相同的元素；如果结果数组中存在相同的元素，则判断RAM芯片引脚存在布线缺陷；如果结果数组中不存在相同的元素，则判断RAM芯片地址引脚不存在布线缺陷。

【技术实现步骤摘要】

本专利技术涉及一种随机存取存储器(RAM)芯片的测试方法。具体地，涉及一种随机 存取存储器芯片布线中有关地址总线引脚中诸如短路或断路的缺陷检测的测试方法。
技术介绍
作为断电以后不能保存其上所存储的数据的易失性存储器，RAM存储器芯片广泛 地用于电子控制和计算机领域。在RAM存储器芯片成品出厂之前都要进行检测。传统的RAM测试方法通常检测RAM 芯片中的存储单元的数据存取中是否存在缺陷，这包括RAM芯片数据引脚之间的短路或断 路缺陷。图1是检测中测试CPU和被测试的RAM芯片之间的并行总线的典型电路。其中，Ax表示地址总线的每个引脚，CPU侧的地址总线A0、Al、A2......依次与RAM芯片侧的地址总线A0、A1、A2......对应地连接在一起。图2是按照传统的RAM芯片检测方法的流程图。以256字节RAM存储器为例进行 说明。在步骤S20，将被检测的RAM存储单元的当前地址初始地设置为00000000b，继续 下一步骤S21。在步骤S21，将RAM存储单元的当前地址中的数据保存在临时寄存器R中，继续下 一步骤S22。在步骤S22，将数据0x55写入当前地址的存储单元中，继续下一步骤S23。在步骤S23，校验写入当前地址的存储单元中的数据是否为0x55，即读出当前地 址中的数据并与0x55进行比较，若比较结果为相同，则认为当前地址的存储单元的写入 0x55的检验操作通过，接着进行步骤S24 ;若比较结果为不同，则认为当前地址的存储单元 的写入0x55的检验操作失败。在步骤S24，将数据OxAA写入当前地址的存储单元中，继续下一步骤S25。在步骤S25，校验写入当前地址的存储单元中的数据是否为OxAA，即读出当前地 址中的数据并与OXAA进行比较，若比较结果为相同，则认为当前地址的存储单元的写入 OxAA的检验操作通过，进行步骤S26 ;若比较结果为不同，则认为当前地址的存储单元的写 入OxAA的检验操作失败。在步骤S26，将临时寄存器R中的数据写回到当前地址的存储单元中，进行步骤 S27。在步骤S27，判断地址是否等于11111111b，若地址等于11111111b，则结束测试； 若地址不等于11111111b，则当前地址加1，返回步骤S21，重复步骤S21-S27。上述传统的RAM测试方法通过向256字节RAM存储器芯片的每个存储单元写入 01010101或10101010并将从每个存储单元读取的所写入的数据与01010101或10101010 进行比较来校验每个存储单元的存取是否正确。下面示出的是传统的RAM测试方法的算法举例。传统RAM测试方法的算法伪代码如下{Repeat until all RAM locations are tested;{Save data in RAM locations to be tested;Write 0x55 to RAM location;Verify 0x55 is written to above RAM location;Write OxAA to RAM locations;Verify OxAA is written to above RAM locations;Restore data to RAM location;Increment RAM test location address;}}可以看出，在上述传统算法中，逐个存储单元地进行测试。但是上述传统的RAM测 试方法没有考虑RAM芯片地址总线中的短路或断路的可能性，而是假定RAM芯片地址总线 是正常工作的，地址总线上不存在短路或断路。因而传统的RAM测试方法不能检测出RAM 芯片地址引脚之间的短路和断路。实际上，RAM芯片地址引脚之间的短路和断路是常见的缺陷，其发生的概率和RAM 芯片数据引脚之间的短路或断路缺陷的概率并没有实质性的差别。因此上述传统检测方法 的明显缺陷是即使RAM芯片地址引脚之间存在短路或断路时，RAM存储器芯片仍然能够通 过传统检测方法的检测。下面进行详细说明。图3是RAM测试检测中CPU和被测试的RAM芯片之间的并行地址总线存在连接缺 陷的情况，其中被测试的RAM芯片侧的地址总线之间存在短路的故障。参见图3，例如，RAM芯片地址引脚AO和Al之间存在短路。由于RAM芯片的地址 引脚AO和Al之间短路，具有相同的电压电平，因此，无论CPU侧的地址引脚AO和Al的电 压如何，按照传统的RAM芯片检测方法,地址为xxxxxxOlb和xxxxxxlOb的存储单元实际上 永远不会被测试到。换句话说，当CPU侧对地址为xxxxxxOlb或xxxxxxlOb的存储单元进 行测试时，实际上等同于地址为xxxxxxOOb和xxxxxxllb的存储单元在被进行测试,其中根 据具体的电特性来决定是等同于地址为xxxxxxOOb的存储单元在被进行测试还是等同于 地址为xxxxxxllb的存储单元在被进行测试。因此在这种情况下，RAM测试总是会通过,而 不会检测出RAM芯片的地址引脚AO和Al之间短路故障。图4是测试检测中CPU和被测试的RAM芯片之间的并行地址总线存在连接缺陷的 情况，其中被测试的RAM芯片侧的地址总线存在断路的故障。参见图4，例如，RAM芯片地址引脚AO之间存在断路。由于RAM存储器单元的地址 引脚AO上存在着断路，因此，假定在断路的情况下RAM存储器单元的地址引脚AO的电压电 平为低电平，则按照传统的RAM芯片检测方法，地址为xxxxxxxlb的存储单元实际上永远不 会被测试到。换句话说，在这种情况下，RAM测试总是会通过，而不会检测出RAM存储器单 元的地址引脚AO上存在着断路故障。因此可见传统RAM芯片检测方法无法保证最终产品 的生产质量。因此，期望提供一种能够检测RAM芯片地址引脚之间的短路以及断路的方法，以更全面保证最终产品的生产质量。
技术实现思路
针对RAM存储器芯片的上述传统检测方法的缺点和不足，根据本专利技术的检测RAM 芯片地址引脚之间的短路以及断路的方法为最终产品的生产提供了完善的检测手段，能够 保证和提高最终产品的生产质量，因而具有广泛的应用前景。根据本专利技术，提供一种通过随机存取存储器RAM芯片地址引脚检测缺陷的测试方 法，包括向数量等于RAM芯片地址总线位数增加一、地址为全零以及地址为各条地址总线 依次唯一地为I且其余地址总线为O的、特定的RAM存储单元写入相应的彼此不同的数据； 读出所述特定的RAM存储单元中的对应数据，形成结果数组；确定结果数组中是否存在相 同的元素；以及如果结果数组中存在相同的元素，则判断RAM芯片引脚存在布线缺陷；如果 结果数组中不存在相同的元素，则判断RAM芯片地址引脚不存在布线缺陷。其中所述RAM芯片地址引脚缺陷包括RAM芯片的地址引脚之间的短路或者RAM芯 片地址引脚的断路。其中在向特定的RAM存储单元写入相应的彼此不同的数据之前，还包括将所述 特定的RAM存储单元中的数据缓存在临时存储器中。其中在形成结果数组之后，还包括将缓存在临时存储器中的数据写回到所述特 定的RAM存储单元中。其中在判断RAM心片地址引脚中不存在缺陷之后，还包括对RAM心片的全部存储 单元的数据存取功能进行测试。附图说明通过下面结合附图本文档来自技高网...

【技术保护点】
一种通过随机存取存储器RAM芯片地址引脚检测缺陷的测试方法，其特征在于包括：向数量等于RAM芯片地址总线位数增加一、地址为全零以及地址为各条地址总线依次唯一地为1且其余地址总线为0的、特定的RAM存储单元写入相应的彼此不同的数据；读出所述特定的RAM存储单元中的对应数据，形成结果数组；确定结果数组中是否存在相同的元素；以及如果结果数组中存在相同的元素，则判断RAM芯片引脚存在布线缺陷；如果结果数组中不存在相同的元素，则判断RAM芯片地址引脚不存在布线缺陷。

【技术特征摘要】

【专利技术属性】
技术研发人员：叶均，
申请(专利权)人：施耐德电器工业公司，
类型：发明
国别省市：