本发明专利技术公开了一种切换电路，适用于快闪存储器的扇区，包括：电压位准移位器和晶体管。电压位准移位器用以接收泵电位和使能信号，并根据使能信号产生输出信号，其中上述泵电位高于上述快闪存储器的一工作电位。晶体管包括：接收输出信号的栅极、接收接地电位的源极，以及耦接到扇区的记忆单元阵列的阵列电位的漏极。本发明专利技术实施例的切换电路以及快闪存储器装置，可以降低读取过程中的阵列电位，并使感测放大器取得更好的读取感测边界。
【技术实现步骤摘要】
本专利技术涉及本专利技术是关于一种切换电路，特别是关于适用于快闪存储器(flashmemory)的切换电路。
技术介绍
图I为显示现有的快闪存储器的扇区(sector) 100的电路图。如图I所示，快闪存储器的扇区100包括感测放大器(sense amplifier) SA1、SA1、SA2、…、SAN;位元线解码器(bit line decoder)BLDl、BLD2、...、BLDN ;记忆单兀阵列(cell array) CA ;以及切换电路(source switch) SW1，其中N为一正整数，通常是128。记忆单元阵列CA包括多个晶体管、字元线(word line)WL1、 …、WLM，以及位元线(bit line)BLl、BL2、BL3、…、BLN，其中N为一正整数，通常是128，而M亦为一正整数，通常是512。切换电路SWl电连接到记忆单元阵列CA的阵列电位(array source I inevoltage) VSSA，而切换电路SW包括晶体管Ml。在扇区100进行抹除的过程中，晶体管Ml的源极接收接地电位Vss ;而在扇区100进行读取或程式化的过程中，晶体管Ml的栅极接收工作电位Vdd。在读取或程式化的过程中，位元线BL1、BL2、BL3、…、BLN的电流皆流经晶体管Ml。若晶体管Ml导通时的等效电阻值过大,将造成阵列电位(array source line voltage)VSSA上升,对感测放大器的读取感测边界(read sensing margin)有不好的影响。此现象在较低的快闪存储器的工作电位Vdd(例如1.8V)时将更为明显。
技术实现思路
为了解决以上问题，本专利技术提供一种新的切换电路以及快闪存储器装置，可以降低读取过程中的阵列电位，并使感测放大器取得更好的读取感测边界。本专利技术提供一种切换电路，适用于一,决闪存储器的一扇区，包括一电压位准移位器，用以接收一泵电位和一使能信号，并根据上述使能信号产生一输出信号，其中上述泵电位高于上述快闪存储器的一工作电位；以及一第一晶体管，包括一第一栅极，接收上述输出信号；一第一源极，接收一接地电位；以及一第一漏极，耦接到上述扇区的一记忆单元阵列的多个位元线。另外，本专利技术提供一种快闪存储器装置，包括多个感测放大器；多个位元线解码器；一记忆单元阵列，包括多个晶体管、多个字元线，以及多个位元线；一电压位准移位器，用以接收一泵电位和一使能信号，并根据上述使能信号产生一输出信号，其中上述泵电位高于上述快闪存储器的一工作电位；以及一第一晶体管，包括一第一栅极，接收上述输出信号；一第一源极，接收一接地电位；以及一第一漏极，耦接到所有上述位元线。本专利技术实施例的切换电路以及快闪存储器装置，可以降低读取过程中的阵列电位，并使感测放大器取得更好的读取感测边界。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，并不构成对本专利技术的限定。在附图中图I为显示现有的快闪存储器的扇区的电路图；图2为显示根据本专利技术一实施例所述的快闪存储器装置的电路图；图3为显示根据本专利技术一实施例所述的电压位准移位器的电路图。附图标号·100 扇区；200 快闪存储器装置；220 电压位准移位器；240 主动读取泵；310 反相器；BL1、BL2、BL3、…、BLN 位元线；BLD1、BLD2、BLD3、…、BLDN 位元线解码器；CA 记忆单元阵列；EN 使能信号；M1、M2、M3、M4、M5 晶体管；NI 内部节点；OUT 输出节点；SI 输出信号；SA1、SA2、SA3、…、SAN 感测放大器；Sffl、SW2 切换电路；Vdd 工作电位；Vss 接地电位；VSSA 阵列电位；WLU ...、WLM 字元线；WPPI 泵电位。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚明白，下面结合附图对本专利技术实施例做进一步详细说明。在此，本专利技术的示意性实施例及其说明用于解释本专利技术，但并不作为对本专利技术的限定。图2为显示根据本专利技术一实施例所述的快闪存储器装置200的电路图。根据本专利技术一实施例，快闪存储器装置200的结构代表快闪存储器的一扇区。如图2所示，快闪存储器装置200包括感测放大器SA1、SA1、SA2、.'SAN ;位元线解码器BLD1、BLD2、…、BLDN ；记忆单元阵列CA ;以及本专利技术的新切换电路SW2。N为一正整数，通常是128。记忆单元阵列CA包括多个晶体管、字元线WL1、...、WLM，以及位元线BL1、BL2、BL3、…、BLN，N为一正整数，通常是128，而M亦为一正整数，通常是512。切换电路SW2可以包括电压位准移位器(level shifter) 220和晶体管Ml。电压位准移 位器220可以接收泵电位WPPI和使能信号EN，并根据使能信号EN产生输出信号SI，经由输出节点OUT输出。晶体管Ml可以是NMOS晶体管(N-channelMetal-Oxide-Semiconductor Field-Effect Transistor),包括栅极、源极和漏极，其中，栅极接收输出信号SI，源极接收接地电位Vss，而漏极电连接到快闪存储器装置200的记忆单元阵列CA的阵列电位VSSA。电压位准移位器220可以电连接到快闪存储器装置200的主动读取泵(activeread pump) 240。主动读取泵240可以提供高于快闪存储器装置200的工作电位Vdd的泵电位WPPI。例如，快闪存储器装置200的工作电位Vdd通常是I. 8V，但泵电位WPPI可以高达约4. 5V到5. 5V。在快闪存储器装置200进行读取或程式化的过程中，电压位准移位器220接收到等于工作电位Vdd的使能信号EN，并产生等于泵电位WPPI的输出信号SI ;而在快闪存储器装置200进行抹除的过程中，电压位准移位器220接收到等于接地电位Vss的使能信号EN，并产生等于接地电位Vss的输出信号SI。以上关系可以详见表一。权利要求1.一种切换电路，其特征在于，适用于一,决闪存储器的一扇区，包括 一电压位准移位器，用以接收一泵电位和一使能信号，并根据所述使能信号产生一输出信号，其中所述泵电位高于所述快闪存储器的一工作电位；以及一第一晶体管，包括 一第一栅极，接收所述输出信号； 一第一源极，接收一接地电位；以及 一第一漏极，耦接到所述扇区的一记忆单元阵列的一阵列电位。2.如权利要求I所述的切换电路，其特征在于，当所述使能信号为所述工作电位时，所述输出信号为所述泵电位。3.如权利要求I所述的切换电路，其特征在于，当所述使能信号为所述接地电位时，所述输出信号为所述接地电位。4.如权利要求I所述的切换电路，其特征在于，所述泵电位由所述扇区的一主动读取泵所提供。5.如权利要求I所述的切换电路，其特征在于，所述泵电位介于4.5V到5. 5V之间。6.一种快闪存储器装置，其特征在于，包括 多个感测放大器； 多个位元线解码器； 一记忆单元阵列，包括多个晶体管、多个字元线，以及多个位元线； 一电压位准移位器，用以接收一泵电位和一使能信号，并根据所述使能信号产生一输出信号，其中所述泵电位高于所述快闪存储器的一工作电位；以及一第一晶体管，包括 一第一栅极，接收所述输出本文档来自技高网...
【技术保护点】
一种切换电路，其特征在于，适用于一快闪存储器的一扇区，包括：一电压位准移位器，用以接收一泵电位和一使能信号，并根据所述使能信号产生一输出信号，其中所述泵电位高于所述快闪存储器的一工作电位；以及一第一晶体管，包括：一第一栅极，接收所述输出信号；一第一源极，接收一接地电位；以及一第一漏极，耦接到所述扇区的一记忆单元阵列的一阵列电位。
【技术特征摘要】
【专利技术属性】
技术研发人员：柳弼相，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。