数据读取电路、非易失性存储器件以及读取数据的方法技术

一种非易失性存储器件包括单元阵列和感测放大电路，单元阵列包括多个存储单元。感测放大电路被配置成在存储单元的数据读取操作期间接收存储单元的数据电压、以及第一基准电压和第二基准电压，基于数据电压与第一基准电压和第二基准电压之间的电压电平差产生差分输出信号，并输出差分输出信号作为从存储单元读取的数据。

【技术实现步骤摘要】

本专利技术构思涉及数据读取电路，更具体地，涉及通过使用多个基准电压来执行数据读取操作的数据读取电路、包括该数据读取电路的非易失性存储器件，以及从该非易失性存储器件读取数据的方法。
技术介绍
半导体存储器是一种在基于半导体的集成电路上实施的电子数据存储设备。半导体存储器件的例子可以包括易失性存储器件和非易失性存储器件。易失性存储器件为保持所存储的信息需要电力，非易失性存储器件则不需要。非易失性存储器件的例子可以包括相变随机存取存储器(Phase Change RandomAccess Memory, PRAM)、电阻随机存取存储器(Resistive Random Access Memory, RRAM)>磁随机存取存储器(Magnetic Random Access Memory, MRAM)以及铁电随机存取存储器(Ferroelectric Random Access Memory, FRAM)。PRAM 通过更改制造器件的物质的状态来存储数据；RRAM使用例如复合金属氧化物的可变电阻材料来存储数据，所述复合金属氧化物的电阻值在被施加电压时改变；MRAM数据被由两个铁磁板形成的磁存储元件存储；并且，FRAM使用铁电层来存储数据。具有改善的性能的半导体存储器件正在以几乎疯狂的速度发展。可以通过提高集成度、提高工作速度或者保障数据可靠性获得改善的性能。但是，由于很多因素所致，例如在制造半导体存储器件时出现的エ艺偏差或者提供给用于操作半导体存储器件的电路(例如用于写或读数据的电路)的信号中的偏差，仍可能出现性能退化。因此，存在对于能够降低性能退化的半导体存储器件的需求。
技术实现思路
本专利技术构思提供了一种考虑到例如通常对性能有负面影响的多个因素，能够通过保障数据可靠性来改善半导体存储器件的性能的数据读取电路。本专利技术构思提供了ー种包括该数据读取电路的非易失性存储器件，以及从该非易失性存储器件读取数据的方法。根据本专利技术构思的一个示范性实施例，一种从非易失性存储器件读取数据的方法包括在第一感测放大器处接收数据电压、第一基准电压和第二基准电压，其中，数据电压对应于存储在存储单元中的数据；在第一感测放大器处感测数据电压与第一基准电压和第ニ基准电压之间的电压电平差以产生第一差分输出信号和第二差分输出信号；以及在第二感测放大器处放大第一差分输出信号和第二差分输出信号以产生存储单元的读取数据。第二感测放大器在第一延迟之后放大第一差分输出信号和第二差分输出信号。第一延迟是从第一感测放大器被使能时到第二感测放大器被使能时的时间。所述方法还包括在接收数据电压和第一基准电压和第二基准电压之前，响应于控制信号，把第一感测放大器的第一差分输出端子和第二差分输出端子预充电到第一电平电压。在第一感测放大器处执行的感测包括存储施加于第一差分输出端子和第二差分输出端子的两个电压电平，其中，两个电压电平基于数据电压与第一基准电压和第二基准电压之间的电压电平差。在第一感测放大器处执行的感测包括响应于被延迟了第一延迟的控制信号，把所述两个电压电平作为第一差分输出信号和第二差分输出信号从第一感测放大器提供给第二感测放大器，其中，在第二感测放大器处执行的放大包含放大第一差分输出信号和第ニ差分输出信号；以及，输出放大的第一差分输出信号和第二差分输出信号作为读取数据。·根据本专利技术构思的一个示范性实施例，一种非易失性存储器件包括单元阵列，包括多个存储単元；以及，感测放大电路，被配置成在存储单元的数据读取操作期间接收存储単元的数据电压、第一基准电压和第二基准电压，基于数据电压与第一基准电压和第二基准电压之间的电压电平差产生差分输出信号，并输出差分输出信号作为从存储单元读取的数据。感测放大电路包括第一感测放大器，响应于控制信号，第一感测放大器被配置成接收数据电压和第一基准电压和第二基准电压，并基于数据电压与第一基准电压和第二基准电压之间的电压电平差产生差分输出信号；延迟单元，被配置成接收控制信号并产生经延迟的控制信号；以及，第二感测放大器，响应于经延迟的控制信号，第二感测放大器被配置成放大差分输出信号，并输出放大的差分输出信号作为从存储单元读取的数据。所述非易失性存储器件还包括第一基准电压产生単元，被配置成产生第一基准电压；以及，第二基准电压产生単元，被配置成产生第二基准电压，其中，第一基准电压和第ニ基准电压产生单元与单元阵列分离。所述非易失性存储器件还包括基准单元阵列，基准单元阵列包括第一基准単元，被配置成产生第一基准电压；以及，第二基准单元，被配置成产生第二基准电压。第一基准单元和第二基准单元具有和存储单元相同的结构。数据电压具有高电压电平或者低电压电平。第一基准电压具有和数据电压相同的电压电平，并且第二基准电压具有和数据电压不同的电压电平。 第二基准电压具有和数据电压相同的电压电平，并且第一基准电压具有和数据电压不同的电压电平。存储单元是磁随机存取存储器(MRAM)、相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)或者铁电随机存取存储器(FRAM)。根据本专利技术构思的一个示范性实施例，一种非易失性存储器件包括包括存储单元、第一基准単元和第二基准単元的单元阵列，其中，存储单元被连接到第一位线，第一基准単元被连接到第二位线，并且第二基准単元被连接到第三位线；以及，感测放大器，被配置成接收从第一位线提供的存储单元的数据电压、从第二位线提供的第一基准単元的第一基准电压以及从第三位线提供的第二基准単元的第二基准电压，并且，响应于数据电压和第一基准电压和第二基准电压的接收，感测放大器被配置成确定数据电压与第一基准电压和第二基准电压之间的电压电平差，并 输出该电压电平差作为从存储单元读取的数据。数据电压与第一基准电压和第二基准电压之间的电压电平差是在从感测放大器的第一部分被控制信号使能时到延迟的控制信号使能感测放大器的第二部分时所测量的时间延迟之后确定的。数据电压由包括存储单元的数据电压产生单元产生，第一基准电压由包括第一基准単元的第一基准电压产生单元产生，并且第二基准电压由包括第二基准単元的第二基准电压产生单元产生，其中，数据电压产生单元、第一基准电压产生単元和第二基准电压产生单元均具有相同的结构。根据本专利技术构思的一个示范性实施例，一种非易失性存储器件包括第一感测放大器、第二感测放大器和延迟单元，第一感测放大器包括用于接收数据电压的第一输入单元、用于接收第一基准电压和第二基准电压的第二输入单元、用于偏置第一感测放大器的第一偏置単元、用于对连接到第一输入单元的第一差分输出端子和连接到第二输入单元的第二差分输出端子进行预充电的预充电単元、用于存储第一差分输出端子处的第一电压的第一电容器，以及，用于存储第二差分输出端子处的第二电压的第二电容器，其中，第一电压和第二电压基于数据电压与第一基准电压和第二基准电压之间的电压电平差；延迟单元用于接收激活预充电单元的控制信号，将控制信号延迟，并把经延迟的控制信号提供给第ニ感测放大器；并且，第二感测放大器包括用于接收使能第二感测放大器的经延迟的控制信号的第二偏置単元，以及具有连接到第一差分输出端子的第一节点以及连接到第二差分输出端子的第二节点的锁存器，并且，当第二感测放大器被使能时，锁存器放大所存储的第一电压本文档来自技高网...

【技术保护点】
一种从非易失性存储器件读取数据的方法，包括：在第一感测放大器处接收数据电压、第一基准电压和第二基准电压，其中，数据电压对应于存储在存储单元中的数据；在第一感测放大器处感测数据电压与第一基准电压和第二基准电压之间的电压电平差以产生第一差分输出信号和第二差分输出信号；以及在第二感测放大器处放大第一差分输出信号和第二差分输出信号以产生存储单元的读取数据。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金燦景，黄泓善，朴哲佑，姜尚范，吴洞録，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：