MOS晶体管、具有应力层的衬底及其形成方法技术

一种MOS晶体管、具有应力层的衬底及其形成方法，具有应力层的衬底的形成方法包括：提供衬底；在所述衬底上形成掩膜层，所述掩膜层具有凹槽和开口，所述凹槽对应第一类型的MOS晶体管源区区域和漏区区域，所述开口对应第二类型的MOS晶体管沟道区域；以所述掩膜层为掩膜对所述衬底进行离子注入，在第二类型的MOS晶体管沟道区域下方、在第一类型的MOS晶体管源区区域和漏区区域形成应力层。可以利用同一工艺，在衬底中形成张应力、压应力，避免现有技术中需要分别在衬底中形成张应力、压应力造成的工艺繁多，生产效率低的问题。

【技术实现步骤摘要】
本专利技术涉及半导体
，尤其涉及MOS晶体管及其形成方法、具有应力层的衬底及其形成方法。
技术介绍
众所周知，机械应力可以改变硅材料的能隙和载流子迁移率，最近，机械应力在影响MOSFET性能方面扮演了越来越重要的角色。如果可以适当控制应力，提高载流子(η-沟道晶体管中的电子，P-沟道晶体管中的空穴)迁移率，就能够提高驱动电流，因而应力可以极大地提闻晶体管的性能。 应力衬垫技术通过在nMOSFET中形成张应力衬垫层(Tensile StressLiner),在pMOSFET中形成压应力衬垫层(Compressive Stress Liner),从而增大了 pMOSFET和nMOSFET的驱动电流，提高了电路的响应速度。据研究，使用双应力衬垫技术的集成电路能够带来24%的速度提升。具体地，以pMOSFET为例，首先在需要形成源区和漏区的区域刻蚀凹槽，然后在凹槽中形成外延层，如硅锗外延层，之后进行掺杂以形成pMOSFET晶体管的源区和漏区，形成硅锗是为了引入Si和SiGe之间晶格失配形成的压应力，提高pMOSFET晶体管的性能。对于nMOSFET，则可以通过在源区区域、漏区区域中形成SiC结构来引入张应力，提高nMOSFET晶体管的性能。在专利号为US7569443的美国专利中公开了一种在PMOS晶体管的源区、漏区形成外延硅锗源区、漏区的方法，包括提供半导体衬底，所述半导体衬底表面形成有栅极结构；然后在栅极结构两侧形成凹槽，并在所述凹槽内外延形成硅锗层，并对所述硅锗层进行P型掺杂以形成PMOS晶体管的源漏区。现有技术中，在衬底上形成具有压应力的PMOS晶体管、具有张应力的NMOS晶体管，需要先用外延生长法在PMOS晶体管的源区区域、漏区区域形成压应力层；然后用外延生长法在NMOS晶体管的源区区域、漏区区域形成张应力层。或者，需要先用外延生长法在NMOS晶体管的源区区域、漏区区域形成张应力层；然后用外延生长法在PMOS晶体管的源区区域、漏区区域形成压应力层。因此，现有技术中，在衬底上形成具有压应力的PMOS晶体管、具有张应力的NMOS晶体管时，需要分别在衬底中形成张应力、压应力，工艺流程繁多，降低了生产效率。
技术实现思路
本专利技术解决的问题是现有技术在衬底上形成具有压应力的PMOS晶体管、具有张应力的NMOS晶体管时，需要分别在衬底中形成张应力、压应力，工艺流程繁多，降低了生产效率。为解决上述问题，本专利技术具体实施例提供一种具有应力层的衬底的形成方法，包括提供衬底；在所述衬底上形成掩膜层，所述掩膜层具有凹槽和开口，所述凹槽对应第一类型的MOS晶体管源区区域和漏区区域，所述开口对应第二类型的MOS晶体管沟道区域；以所述掩膜层为掩膜对所述衬底进行离子注入，在第二类型的MOS晶体管沟道区域下方、在第一类型的MOS晶体管源区区域和漏区区域形成应力层。可选的，形成应力层后，还包括去除所述掩膜层。可选的，在所述衬底上形成掩膜层，所述掩膜层具有凹槽和开口包括在所述衬底上形成第一掩膜层；图形化所述第一掩膜层，在所述第一掩膜层形成第一开口和第二开口，所述第一开口对应第一类型的MOS晶体管的源区区域和漏区区域，所述第二开口对应第二类型的 MOS晶体管沟道区域；形成第二掩膜层，覆盖图形化后的第一掩膜层、第一开口的底部、第二开口的底部;去除所述第二开口底部的第二掩膜层形成所述开口 ；底部具有第二掩膜层的第一开口为所述凹槽。可选的，在所述衬底上形成掩膜层，所述掩膜层具有凹槽和开口包括在所述衬底上形成第一掩膜层；图形化所述第一掩膜层，在所述第一掩膜层形成第一开口，所述第一开口对应第一类型的MOS晶体管的源区区域和漏区区域；形成第二掩膜层，覆盖所述第一开口的底部、图形化后的第一掩膜层；图形化所述第二掩膜层、图形化后的第一掩膜层，在第二掩膜层、图形化后的第一掩膜层中形成所述开口，所述开口对应第二类型的MOS晶体管沟道区域；底部具有第二掩膜层的第一开口为所述凹槽。可选的，去除所述掩膜层后，还包括对所述衬底进行退火工艺。可选的，所述第一类型的MOS晶体管为PMOS晶体管，第二类型的MOS晶体管为NMOS晶体管，所述应力层为压应力层。可选的，所述衬底为硅衬底，所述离子为Ge离子。可选的，所述Ge离子注入的剂量为5E16 lE17cm_2，所述Ge离子注入的能量为200 250KeVo可选的，所述第一掩膜层的材料为氧化硅、氮化硅，所述第一掩膜层的厚度大于1500 埃；所述第二掩膜层的材料为氧化硅、氮化硅，所述第二掩膜层的厚度为200 300埃。可选的，所述退火工艺中的温度范围为700 800°C，时间为4 5分钟。可选的，所述第一类型的MOS晶体管为NMOS晶体管，第二类型的MOS晶体管为PMOS晶体管，所述应力层为张应力层。可选的，所述衬底为硅衬底，所述离子为C离子。可选的，离子注入的剂量为5E16 lE17cnT2，所述离子注入的能量为80 120KeVo可选的，所述第一掩膜层的材料为氧化娃、氮化娃，第一掩膜层的厚度大于1500埃；所述第二掩膜层的材料为氧化硅、氮化硅，所述第二掩膜层的厚度为150 250埃。可选的，所述退火工艺中的温度范围为700 800°C，时间为2 3分钟。本专利技术具体实施例还提供一种MOS晶体管的形成方法，包括用上述方法形成具有应力层的衬底； 在所述第一类型的MOS晶体管源区区域和漏区区域之间的衬底上形成第一栅极，在第二类型的MOS晶体管沟道区域上方的衬底上形成第二栅极；对所述第一类型的MOS晶体管源区区域和漏区区域进行第一离子注入形成第一类型的MOS晶体管的源区、漏区；对所述第二类型的MOS晶体管的第二栅极两侧的衬底进行第二离子注入形成第二类型的MOS晶体管的源区、漏区。本专利技术具体实施例还提供一种具有应力层的衬底，包括衬底和应力层，所述应力层位于所述衬底的第二类型的MOS晶体管沟道区域下方，以及第一类型的MOS晶体管源区区域和漏区区域。可选的，所述第一类型的MOS晶体管为PMOS晶体管，第二类型的MOS晶体管为NMOS晶体管，所述应力层为压应力层。可选的，所述衬底为硅衬底，所述压应力层的材料为SiGe。可选的，所述第一类型的MOS晶体管为NMOS晶体管，第二类型的MOS晶体管为PMOS晶体管，所述应力层为张应力层。可选的，所述衬底为硅衬底，所述张应力层的材料为SiC。本专利技术具体实施例还提供一种MOS晶体管，包括上述的具有应力层的衬底；位于第一类型的MOS晶体管源区区域和漏区区域之间的衬底上的第一栅极，位于第一类型的MOS晶体管源区区域、漏区区域的源区、漏区；位于第二类型的MOS晶体管沟道区域上方衬底上的第二栅极，位于第二栅极两侧衬底内的源区、漏区。与现有技术相比，本专利技术具体实施例具有以下优点本专利技术具体实施例在衬底上形成具有凹槽和开口的掩膜层，其中凹槽对应第一类型的MOS晶体管源区区域和漏区区域，开口对应第二类型的MOS晶体管沟道区域；之后，以掩膜层为掩膜对衬底进行离子注入，在第一类型的MOS晶体管源区区域和漏区区域、在第二类型的MOS晶体管沟道区域下方形成应力层。该应力层改变第一类型的MOS晶体管的沟道区域的材料与源区区域、漏区区域的材料之间的晶格匹配，在沟道区的材料与源区区域、漏区区域的材料之间形成相应的应力，这本文档来自技高网...

【技术保护点】
一种具有应力层的衬底的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成掩膜层，所述掩膜层具有凹槽和开口，所述凹槽对应第一类型的MOS晶体管源区区域和漏区区域，所述开口对应第二类型的MOS晶体管沟道区域；以所述掩膜层为掩膜对所述衬底进行离子注入，在第二类型的MOS晶体管沟道区域下方、在第一类型的MOS晶体管源区区域和漏区区域形成应力层。

【技术特征摘要】
1.一种具有应力层的衬底的形成方法，其特征在于，包括 提供衬底； 在所述衬底上形成掩膜层，所述掩膜层具有凹槽和开口，所述凹槽对应第一类型的MOS晶体管源区区域和漏区区域，所述开口对应第二类型的MOS晶体管沟道区域； 以所述掩膜层为掩膜对所述衬底进行离子注入，在第二类型的MOS晶体管沟道区域下方、在第一类型的MOS晶体管源区区域和漏区区域形成应力层。2.如权利要求I所述的具有应力层的衬底的形成方法，其特征在于，形成应力层后，还包括去除所述掩膜层。3.如权利要求2所述的具有应力层的衬底的形成方法，其特征在于，在所述衬底上形成掩膜层，所述掩膜层具有凹槽和开口包括 在所述衬底上形成第一掩膜层； 图形化所述第一掩膜层，在所述第一掩膜层形成第一开口和第二开口，所述第一开口对应第一类型的MOS晶体管的源区区域和漏区区域，所述第二开口对应第二类型的MOS晶体管沟道区域； 形成第二掩膜层，覆盖图形化后的第一掩膜层、第一开口的底部、第二开口的底部； 去除所述第二开口底部的第二掩膜层形成所述开口 ；底部具有第二掩膜层的第一开口为所述凹槽。4.如权利要求2所述的具有应力层的衬底的形成方法，其特征在于，在所述衬底上形成掩膜层，所述掩膜层具有凹槽和开口包括 在所述衬底上形成第一掩膜层； 图形化所述第一掩膜层，在所述第一掩膜层形成第一开口，所述第一开口对应第一类型的MOS晶体管的源区区域和漏区区域； 形成第二掩膜层，覆盖所述第一开口的底部、图形化后的第一掩膜层； 图形化所述第二掩膜层、图形化后的第一掩膜层，在第二掩膜层、图形化后的第一掩膜层中形成所述开口，所述开口对应第二类型的MOS晶体管沟道区域；底部具有第二掩膜层的第一开口为所述凹槽。5.如权利要求2 4任一项所述的具有应力层的衬底的形成方法，其特征在于，去除所述掩膜层后，还包括对所述衬底进行退火工艺。6.如权利要求5所述的具有应力层的衬底的形成方法，其特征在于，所述第一类型的MOS晶体管为PMOS晶体管，第二类型的MOS晶体管为NMOS晶体管，所述应力层为压应力层。7.如权利要求6所述的具有应力层的衬底的形成方法，其特征在于，所述衬底为硅衬底，所述离子为Ge离子。8.如权利要求7所述的具有应力层的衬底的形成方法，其特征在于，所述Ge离子注入的剂量为5E16 lE17cnT2，所述Ge离子注入的能量为200 250KeV。9.如权利要求8所述的具有应力层的衬底的形成方法，其特征在于，所述第一掩膜层的材料为氧化娃、氮化娃，所述第一掩膜层的厚度大于1500埃； 所述第二掩膜层的材料为氧化硅、氮化硅，所述第二掩膜层的厚度为200 300埃。10.如权利要求8所述的具有应力层的衬底的形成方法，其特征在于，所述退火工...

【专利技术属性】
技术研发人员：邓浩，张彬，任万春，郭世璧，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：