一种针对轰击NMOS晶体管无面积开销的单粒子瞬态加固方法技术

本发明专利技术公开了一种针对轰击NMOS晶体管无面积开销的单粒子瞬态加固方法，目的是解决针对轰击NMOS晶体管的单粒子瞬态加固技术面积开销较大的问题。技术方案是断开衬底接触、PMOS晶体管与NMOS晶体管之间的金属连接；沿着栅极延伸方向移动NMOS晶体管有源区，使得NMOS晶体管有源区和N阱的间距达到半导体代工厂提供的设计规则规定的最小间距，将NMOS有源区移动的距离记为L；将栅极长度减小L，使得多晶硅超出NMOS有源区的长度与常规版图一致；恢复衬底接触、PMOS晶体管与NMOS晶体管之间的金属连接。采用本发明专利技术加固后的集成电路版图在粒子轰击NMOS晶体管时，可以加快NMOS晶体管中粒子沉积电荷的释放，减小单粒子瞬态脉宽；且本发明专利技术仅涉及晶体管版图位置的改变，没有面积开销。

A single particle transient reinforcement method for bombarding NMOS transistors with no area overhead

The invention discloses a single particle transient reinforcing method aiming at the area overhead of a bombarded NMOS transistor, and aims to solve the problem that the area of a single particle transient strengthening technique for a bombarding NMOS transistor is relatively large. The technical scheme is the disconnect between the substrate contact, PMOS transistor and NMOS transistor metal gate; along the extending direction of the mobile NMOS transistor active region, the minimum spacing interval of NMOS transistor active region and N well meet the prescribed design rules for semiconductor foundries, mobile NMOS active region distance is L; the gate the length of L is reduced, the polysilicon NMOS beyond the length of the active region and the conventional layout; recovery between substrate contact, PMOS transistor and NMOS transistor metal connection. The invention adopts the integrated circuit layout after reinforcement in particle bombardment NMOS transistor, NMOS transistor charge can accelerate the particle deposition in release, reduced single particle transient pulse width; and the invention involves only the transistor layout position change, no area overhead.

【技术实现步骤摘要】
一种针对轰击NMOS晶体管无面积开销的单粒子瞬态加固方法
本专利技术涉及纳米CMOS集成电路抑制单粒子瞬态(SET,Single-EventTransient)的版图加固技术，特别涉及一种针对轰击NMOS晶体管无面积开销的单粒子瞬态加固方法。
技术介绍
在宇宙空间中，存在着大量粒子(质子、电子、重离子等)。集成电路受到这些粒子的轰击后，会产生单粒子瞬态。单粒子瞬态对于集成电路的正常工作将产生极大的负面影响。例如，当单粒子瞬态脉冲传播至集成电路内部的存储节点时，有可能诱发单粒子翻转(SEU,Single-EventUpset)。粒子轰击集成电路的线性能量传递(LET,LinearEnergyTransfer)值越高，产生的单粒子瞬态脉冲宽度将会越大，对集成电路构成的威胁就越大。航空航天领域中使用的集成电路都会受到单粒子瞬态的威胁，使集成电路工作不稳定，甚至产生致命的错误。L.W.Massengill等人在IEEETransactiononNuclearScience(IEEE核科学汇刊)上发表的“SingleEventTransientsinDigitalCMOS-AReview”(关于数字CMOS电路中单粒子瞬态的综述，2013年6月第60卷第3期，第1767-1790页)指出，单粒子瞬态现已成为软错误的一个主要来源。因此，开发集成电路抗单粒子瞬态加固技术尤为重要。单粒子瞬态脉冲宽度越大，越容易被后续时序单元锁存，进而产生软错误。一些抗单粒子瞬态加固技术就是从减小单粒子瞬态脉冲宽度入手。粒子轰击PMOS晶体管和NMOS晶体管均有可能会产生单粒子瞬态，对单粒子瞬态的加固也分为针对轰击PMOS晶体管的加固和针对轰击NMOS晶体管的加固。针对轰击PMOS晶体管的加固主要从抑制寄生双极放大效应入手，加固相对容易。O.A.Amusan等人在IEEETransactiononNuclearScience(IEEE核科学汇刊)上发表的“DesignTechniquestoReduceSETPulseWidthsinDeep-SubmicronCombinationalLogic”(深亚微米组合逻辑电路中减小单粒子瞬态脉冲宽度的设计技术，2007年12月第54卷第6期，第2060-2064页)指出，将PMOS晶体管靠近N阱接触，可以抑制PMOS晶体管中的寄生双极放大效应，进而减小粒子轰击PMOS晶体管所产生的单粒子瞬态脉冲宽度。因此，PMOS晶体管通常与N阱接触距离最小。针对轰击NMOS晶体管的加固要从抑制电荷的漂移扩散入手，加固难度较大。B.Narasimham等人在IEEETransactiononNuclearScience(IEEE核科学汇刊)上发表的“QuantifyingtheEffectofGuardRingsandGuardDrainsinMitigatingChargeCollectionandChargeSpread”(量化研究保护环和保护漏在电荷收集和电荷传播方面的作用，2008年12月第55卷第6期，第3456-3460页)提出的利用添加保护漏的方法来对轰击NMOS晶体管所产生的单粒子瞬态进行加固，该方法具有一定的加固效果，但该方法具有较大的面积开销。J.Chen等人在IEEETransactiononDeviceandMaterialReliability(IEEE器件和材料可靠性汇刊)上发表的“NovelLayoutTechniqueforSingle-EventTransientMitigationUsingDummyTransistor”(使用虚拟晶体管技术来抑制单粒子瞬态的新型版图加固技术，2013年3月第13卷第1期，第177-184页)提出的利用冗余晶体管的方法来对轰击NMOS晶体管所产生的单粒子瞬态进行加固，该方法可以看作是保护漏技术的改进版本，但该方法的面积开销很大(78％～100％)。
技术实现思路
本专利技术要解决的技术问题是：针对目前轰击NMOS晶体管的单粒子瞬态加固技术面积开销较大，提出一种针对轰击NMOS晶体管无面积开销的单粒子瞬态加固方法。本专利技术的技术方案是：第一步，断开衬底接触与NMOS晶体管之间的金属连接，断开PMOS晶体管与NMOS晶体管之间的金属连接。第二步，沿着栅极延伸方向移动NMOS晶体管有源区，使得NMOS晶体管有源区和N阱的间距达到半导体代工厂提供的设计规则规定的最小间距，将NMOS有源区移动的距离记为L。第三步，将栅极长度减小L使得多晶硅超出NMOS有源区的长度与常规版图一致。第四步，将第一步断开的衬底接触与NMOS晶体管之间的金属连接，PMOS晶体管与NMOS晶体管之间的金属连接进行恢复。采用本专利技术加固后的集成电路版图能够针对轰击NMOS晶体管抑制单粒子瞬态，其抑制单粒子瞬态的过程为：当粒子轰击NMOS晶体管时，由于NMOS晶体管距离N阱较近，N阱也会吸收粒子沉积的电荷，这会减少NMOS晶体管对粒子沉积电荷的吸收，从而减小粒子轰击NMOS晶体管所产生的单粒子瞬态脉冲宽度；另外，N阱吸收粒子沉积的电荷会使得PMOS晶体管的寄生双极放大效应开启，PMOS晶体管中的寄生双极放大效应开启之后，PMOS晶体管的源极会向衬底注入电荷，这部分电荷又可以被PMOS晶体管的漏极收集，因而PMOS晶体管的驱动能力得到了增强，进而加快了NMOS晶体管中粒子沉积电荷的释放，有助于减小粒子轰击NMOS晶体管所产生的单粒子瞬态脉冲宽度。采用本专利技术可以达到以下技术效果：粒子轰击NMOS晶体管时，采用本专利技术加固后的集成电路版图可以使得N阱帮助吸收部分电荷，并开启PMOS晶体管的寄生双极放大效应，从而增强PMOS晶体管的驱动能力，加快NMOS晶体管中粒子沉积电荷的释放，减小粒子轰击NMOS晶体管所产生的单粒子瞬态脉冲宽度。本专利技术仅涉及晶体管版图位置的改变，没有面积开销。附图说明图1(a)为常规的非门版图，图1(b)为采用本专利专利技术设计的非门版图。图2(a)为常规的与非门版图，图2(b)为采用本专利技术设计的与非门版图。图3(a)为常规的或非门版图，图3(b)为采用本专利技术设计的或非门版图。图4为本专利技术总体流程图。图5为常规非门版图转变为本专利技术非门版图的流程示例图。图6为TCAD模拟的粒子轰击非门PMOS晶体管所产生的单粒子瞬态脉冲宽度与LET之间的关系。图7为TCAD模拟的粒子轰击非门NMOS晶体管所产生的单粒子瞬态脉冲宽度与LET之间的关系。图8为TCAD模拟的粒子轰击与非门PMOS晶体管所产生的单粒子瞬态脉冲宽度与LET之间的关系。图9为TCAD模拟的粒子轰击与非门NMOS晶体管所产生的单粒子瞬态脉冲宽度与LET之间的关系。图10为TCAD模拟的粒子轰击或非门PMOS晶体管所产生的单粒子瞬态脉冲宽度与LET之间的关系。图11为TCAD模拟的粒子轰击或非门NMOS晶体管所产生的单粒子瞬态脉冲宽度与LET之间的关系。具体实施方式CMOS集成电路的逻辑门种类多样，但它们都由PMOS晶体管和NMOS晶体管组成，本专利技术从原理上对所有CMOS集成电路逻辑门都有单粒子瞬态抑制效果。下面以CMOS集成电路中常见的三种逻辑门(非门、与非门、或非门)为例说明本专利技术的实施方法与单粒子瞬态抑制结果。图本文档来自技高网...

【技术保护点】
一种针对轰击NMOS晶体管无面积开销的单粒子瞬态加固方法，其特征包括以下步骤：第一步，断开衬底接触与NMOS晶体管之间的金属连接，断开PMOS晶体管与NMOS晶体管之间的金属连接；第二步，沿着栅极延伸方向移动NMOS晶体管有源区，使得NMOS晶体管有源区和N阱的间距达到半导体代工厂提供的设计规则规定的最小间距，将NMOS有源区移动的距离记为L；第三步，将栅极长度减小L使得多晶硅超出NMOS有源区的长度与常规版图一致；第四步，将第一步断开的衬底接触与NMOS晶体管之间的金属连接，PMOS晶体管与NMOS晶体管之间的金属连接进行恢复。

【技术特征摘要】
1.一种针对轰击NMOS晶体管无面积开销的单粒子瞬态加固方法，其特征包括以下步骤：第一步，断开衬底接触与NMOS晶体管之间的金属连接，断开PMOS晶体管与NMOS晶体管之间的金属连接；第二步，沿着栅极延伸方向移动NMOS晶体管有源区，使得NMOS晶体管有源区和N阱的间距...

【专利技术属性】
技术研发人员：陈书明，吴振宇，梁斌，胡春媚，池雅庆，陈建军，黄鹏程，宋睿强，张健，刘蓉容，
申请(专利权)人：中国人民解放军国防科学技术大学，
类型：发明
国别省市：湖南,43