具有省电特征的集成电路制造技术

一种集成电路，包括：第一晶体管，所述第一晶体管包括第一电流电极、第二电流电极和主体联结；第一导线，所述第一导线耦合在所述第一电流电极与第一电源电压之间；以及第二导线，所述第二导线耦合到所述第二电流电极。所述第二导线的电阻比所述第一导线的电阻至少大5％。所述主体联结耦合到第二电源电压。所述第一电源电压不同于所述第二电源电压。

Integrated circuit with power saving features

An integrated circuit includes a first transistor, the first transistor includes a first current electrode and the second current electrode and the main connection; first conductor, the first conductor is coupled between the first current electrode and the first power supply voltage; and a second conductor, the second conductor coupled to the second electrode current. The resistance of the second wire is greater than at least 5% of the resistance of the first wire. The main body coupling is coupled to the second power supply voltage. The first supply voltage is different from the second supply voltage.

【技术实现步骤摘要】
具有省电特征的集成电路
本专利技术大体上涉及集成电路，且更具体地说，涉及具有省电特征的集成电路。
技术介绍
省电持续成为对集成电路的重要要求，包括那些具有高性能要求的集成电路，例如处理器和芯片上系统(SoC)装置。在各种应用中会需要减小功耗，所述各种应用可以是或可以不是其中电池为功率源的情形。例如，电流的量会影响携载电流的结构的尺寸或特性，例如导电性。热量产生也会是重要的问题。耗散热量会要求大量额外的结构，例如风扇和散热片。另外，可能存在与恶劣的环境条件相关的要求，在所述环境条件下必须能够消耗电流。所述环境条件可能形成其中会因正常操作而大大增大例如泄漏电流等不合需要的电流的情形。因此，需要另外改进控制集成电路中的电流。
技术实现思路
根据本专利技术的一个方面，提供一种集成电路，包括：第一晶体管，所述第一晶体管包括第一电流电极、第二电流电极和主体联结；第一导线，所述第一导线耦合在所述第一电流电极与第一电源电压之间；以及第二导线，所述第二导线耦合到所述第二电流电极，其中所述第二导线的电阻比所述第一导线的电阻至少大5％，其中所述主体联结耦合到第二电源电压，并且所述第一电源电压不同于所述第二电源电压。根据本专利技术的另一方面，提供一种方法，包括：在集成电路的有源装置层中形成晶体管，其中所述晶体管包括第一电流电极、第二电流电极和主体联结；在所述集成电路的互连层中形成互连结构；在所述集成电路的强力金属层中形成第一导线，其中所述第一导线通过第一组所述互连结构耦合到所述第一电流电极；以及在所述集成电路的所述强力金属层中形成第二导线，其中所述第二导线通过第二组所述互连结构耦合到所述第二电流电极，其中所述第二导线的电阻大于所述第一导线的电阻以在所述第二电流电极处产生与通过所述第二导线的电流成正比的偏置电压。附图说明本专利技术为借助于例子示出并且不受附图的限制，在附图中类似标记指示类似元件。为简单和清晰起见示出各图中的元件，并且这些元件未必按比例绘制。图1是受益于减小的泄漏电流的电路；图2是包括有益于图1的电路的配电网格结构的集成电路的一部分的截面；图3是图2的集成电路的部分的顶视图；以及图4是包括图1到3的特征的集成电路的速度分布；以及图5示出图2和3的结构的替代结构或补充结构。具体实施方式在一个方面中，晶体管的电流电极与电源端之间的电阻能通过使阈值电压随电流增大而增大来减小电流通过晶体管的断开状态传导从而使得热耗散减小。参考图式和以下描述能更好地理解这一点。图1中示出的是集成电路的电路10。电路10具有P沟道晶体管12、N沟道晶体管16以及电阻18。晶体管12具有连接到正电源端VDD的第一电流电极、用于接收信号V1的控制电极、连接到正电源端VDD的联阱，以及第二电流电极。联阱还可以被称为主体联结。晶体管16具有连接到晶体管12的第二电流电极的第一电流电极、用于接收信号V2的控制电极、连接到电压节点VSSR的第二电流电极，以及连接到电源端VBB的衬底联结。在典型操作中，从电源端VDD(典型地用于接收正电源电压)到电路的电阻与来自电源端VSS(通常接地但是典型地至少相对于VDD为负)的电阻相同。在这种情况下，除了这些相等的典型电阻以外，还存在另外的电阻18，获得所述电阻18以在减小功耗尤其有利的情况下减小功耗。晶体管12的第一电流电极和晶体管16的第二电流电极耦合为源极，而晶体管12的第二电流电极和晶体管16的第一电流电极耦合为漏极。通过晶体管12和16的栅极实施控制电极。图2中示出的是呈现图1的电路10的集成电路100。集成电路100包括衬底102、在衬底102的一部分中且在衬底102上方的有源装置结构区域104、在有源装置结构区域104上方的互连区域106，以及在互连区域106上方的供配电结构108。供配电结构108包括具有宽度111的VDD导体110、具有宽度113的VSSR导体112、具有宽度115的VBB导体114、具有与VDD导体110相同的宽度的VDD导体116、具有与VSSR导体112相同的宽度的VSSR导体118，以及具有与VBB导体114的宽度相同的宽度的VBB导体。导体110、112、114、116、118和120具有大体上相同的高度并且由层间电介质122覆盖。供配电结构108是金属层，主要目的是为集成电路100的电路提供功率。一般来说，对于任何给定电路通过VDD和VSS的类似长度的导电材料实现电源的布线。VBB的布线并不如此敏感，因为极少有电流从VBB流动。另一方面，携载VDD和VSS的导体携载明显更多电流。宽度113小于宽度111，使得携载VSS比携载VDD呈现更多电阻。此更大电阻由电阻18表示，并且因此电压VSSR大于电压VSS。这使用典型术语，其中VDD是针对正电源电压，并且VSS是针对相对于VDD处的电压为负的电压。在不同情况下可以进行颠倒，使得可以颠倒VDD和VSS。有效量的电阻差异可以小至5％。更大的差异(例如10％)可以更有效。当差异变得更大时可能存在可能限制有效性的发挥作用的折衷。但是可发现明显更高的差异(例如30％或甚至更高)会有效。图3中示出的是供配电结构108的顶视图，示出导体110、112、114、116、118和120，所述导体作为平行的电源总线如导线运行在集成电路100上方。图4中示出的是关于速度性能具有与集成电路100相同的设计和构造的许多集成电路的分布400。集成电路的速度越快，泄漏电流就越高。速度性能与下限阈值电压相关。因此具有更高速度性能(在图4中表示为更快)的集成电路趋于比图4中表示为更慢的集成电路消耗更多功率。通过电阻18减小此差异。在操作中，通过减小VSSR导体(导体112和118)的宽度，电阻高于如由电阻18表示的VDD导体的情况。当电流流过电阻18时，第二电流电极(第二电流电极是晶体管16的源极)上的电压增大。当主体联结保持在VSS时电源电压的增大引起主体联结与源极(所述源极具有增加晶体管16的阈值电压的作用)之间的电压差异。阈值电压的增大引起给定电压的输入信号V2的电流减小。另外，电压VSSR的电压增大降低了漏极到源极电压，这还降低了电流。对于更快的装置以及装置伴随的下限阈值电压，电流往往会更高，但是这会引起甚至更大地增大阈值电压并且减小漏极到源极电压。因此，更快的装置具有更多的电流流动，但是通过增大源极上的电压减小了更多电流流动的量。电阻18的此作用对更慢的装置明显较小，因此电阻18的作用使得贯穿更快的装置和更慢的装置的电流的差异减小。因为VBB与VSS隔离，所以VBB的反向偏压无变化，并且由于连接到仅主体联结，因此存在最少加载。5中示出的是在对电路进行导线(例如VSS)布线时使用数目减少的通孔来形成电阻18的另外的方法。图5中示出的是结构500，其中上导体层502使用间隔开距离A的三个通孔506、508和510向下导体层提供VDD。图5中还示出上导体层512，所述上导体层512在到电路(例如电路10)的布线中向下导体层504提供VSS。通过使用更少通孔，导体层512与导体层514之间的电阻大于导体层502与导体层504之间的电阻。因此可以通过减少通孔的数目获得或增强由电阻18表示的电阻差异。另外的导体层520在导体层502之上并且通过通孔522、524和本文档来自技高网...

【技术保护点】
一种集成电路，其特征在于，包括：第一晶体管，所述第一晶体管包括第一电流电极、第二电流电极和主体联结；第一导线，所述第一导线耦合在所述第一电流电极与第一电源电压之间；以及第二导线，所述第二导线耦合到所述第二电流电极，其中所述第二导线的电阻比所述第一导线的电阻至少大5％，其中所述主体联结耦合到第二电源电压，并且所述第一电源电压不同于所述第二电源电压。

【技术特征摘要】
2015.09.22 US 14/860,9011.一种集成电路，其特征在于，包括：第一晶体管，所述第一晶体管包括第一电流电极、第二电流电极和主体联结；第一导线，所述第一导线耦合在所述第一电流电极与第一电源电压之间；以及第二导线，所述第二导线耦合到所述第二电流电极，其中所述第二导线的电阻比所述第一导线的电阻至少大5％，其中所述主体联结耦合到第二电源电压，并且所述第一电源电压不同于所述第二电源电压。2.根据权利要求1所述的集成电路，其特征在于，由于所述第二导线的宽度小于所述第一导线的宽度，因此所述第二导线的所述电阻比所述第一导线的所述电阻至少大5％。3.根据权利要求1所述的集成电路，其特征在于，由于耦合到所述第二导线的传导通孔的数目小于耦合到所述第一导线的传导通孔的数目，因此所述第二导线的所述电阻比所述第一导线的所述电阻至少大5％。4.根据权利要求1所述的集成电路，其特征在于，所述第一晶体管为N沟道金属氧化物半导体，所述第一电流电极为漏极电极，所述第二电流电极为源极电极，并且所述第一电源电压的幅值大于所述第二电源电压的幅值。5.根据权利要求1所述的集成电路，其特征在于，所述第一晶体管为P沟道金属氧化物半导体，所述第一电流电极为源极电极，所述第二电流电极为漏极电极，并且所述第一电源电压的幅值大于所述第二电源电压的幅值。6.根据权利要求1所述的集成电路，其特征在于，另外包括：第二晶体管，所述第二晶体管包括第一电流电极和第二电流电极；以及第三导线，所述第三导线耦合在所述第二晶体管的所述第一电流电极与所述第一电源电压之间，其中所述第一导线另外耦合到所述第二晶体管的所述第二电流电极。7.根据权利要求1所述的集成电路，其特征在于，所述第一导线和所述第二导线形成于所述集成电路的强力金属层中。8.根据权利要求7所述的集成电路，其特征在于，所述第一导线和所述第二导线具有相同厚度。9.根据权利要求1所述的集成电路，其特征在于，另外包括：衬底；形成于所述衬底上的有源电子装置结构；以及耦合到所述有源电子装置结构的一个或多个互连层，其中所述第一导线和所述第二导线形成于所述一个或多个互连层上方。10.根据权利要求1所述的集成电路，其特征在于，耦合到所述主体联结的导线的宽度小于所述第一导线的宽度和所述第二导线的宽度。11.一种方法，其特征在于，包括：在集成电路的有源装置层中形成晶体管，其中所述晶体管包括第一电流电极、第二电流电极和主体联结；在所述集成电路的互连层中形成互连结构；在所述集...

【专利技术属性】
技术研发人员：阿尼斯·M·杰拉尔，杰夫·沃纳，大卫·提普，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：美国,US