集成电路中的多宽度特征制造技术

一种用于制造集成电路的特征的方法，其包括图案化心轴层以包括在集成电路器件的表面上的具有至少一个宽度的结构。使所述结构的暴露侧壁反应，以在所述侧壁中一体形成新化合物，以便所述新化合物以受控制的量延伸到所述暴露侧壁中而形成柱体。使用所述柱体作为蚀刻掩模蚀刻在所述柱体之下的一个或多个层，以形成用于集成电路器件的特征。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体处理，更具体而言，涉及具有多个宽度的部件的制造。
技术介绍
已出现形成在鳍片上的垂直配置的晶体管或鳍式场效晶体管(鳍FET)作为用于连续缩放互补金属氧化物半导体(CM0Q技术的有希望的新措施。侧壁间隔物图像移转 (SIT)是一种超越光刻技术的印刷能力、用于形成窄鳍片的技术。常规SIT方法产生具有遍及芯片的相同宽度的鳍片。然而一些应用需要在同一芯片上有不同的宽度的鳍片。例如， 在同一芯片上的各种鳍片FET器件可能需要不同的鳍片宽度以用于不同的阈值电压。另一实例中，鳍片FET器件可形成在具有其它器件(诸如三栅器件或平面器件)的同一芯片上，该其它器件需要与用于鳍片FET器件的鳍片宽度不同的鳍片宽度。美国专利6，492，212利用附加的掩模215以遮盖一些间隔物，同时暴露并且修整其它间隔物。然而，这需要许多光刻步骤和增加的过程复杂度、成本、非均勻性、覆盖问题、 间隔物造成的缺陷放大等。同时，美国专利6，492，212揭露一种用于形成具有不同宽度的鳍片的方法，其是通过使用侧壁间隔物图像移转而实现，在形成侧壁间隔物214于虚设心轴(dummy mandrel) 212上之后，额外掩模215用于遮盖一些区域中的间隔物同时暴露其它区域中的间隔物。不受掩模215遮盖的间隔物随后经过修整，使其厚度小于受掩模215遮盖的间隔物厚度。美国专利6，492，212需要额外掩模以供鳍片宽度的每一改变。例如，要形成具有四种不同宽度的鳍片，需要三个额外的掩模。附加的掩模不仅增加过程复杂度，还增加了过程成本。再者，此方法产生不均勻问题(例如，间隔物修整的变化性、在一些间隔物修整后的不同间隔物高度、覆盖问题等)。美国专利7，265, 059同样涉及过程复杂度以及成本、间隔物造成的严重缺陷放大等。美国专利7，265, 059揭露另一用于形成具有不同宽度的鳍片的方法，其通过使用双间隔物而实现。其中形成双间隔物315与417。间隔物315随后去除，留下窄图形417以及宽图形209以供形成具有不同宽度的鳍片。该两个间隔物过程添加了复杂度并且增加过程成本。再者，由于该两个间隔物过程的缘故，在间隔物图像移转过程中的‘缺陷放大’问题更加严重。
技术实现思路
一种用于制造集成电路的特征的方法，其包括图案化心轴层以包括在集成电路器件的表面上的具有至少一个宽度的结构。使所述结构的暴露侧壁反应，以在所述侧壁中一体形成新化合物，以便所述新化合物以受控制的量延伸到所述暴露侧壁中而形成柱体。使用所述柱体作为蚀刻掩模蚀刻在所述柱体之下的一个或多个层，以形成用于集成电路器件的特征。一种用于制造集成电路的特征的方法，其包含以下步骤在基底层上形成心轴层； 在所述心轴层上形成帽层；图案化所述帽层以形成心轴掩模；以及蚀刻所述心轴层以形成具有两个或更多宽度的心轴；使所述心轴的暴露侧壁与反应物热反应，而在所述侧壁中一体形成新化合物，使得所述新化合物以受控制的量延伸进入到所述暴露侧壁中而形成多个柱体；去除所述帽层；以及使用所述柱体作为蚀刻掩模蚀刻所述柱体之下的一个或多个层，而形成用于集成电路器件的特征。—种用于半导体器件的结构，包括第一特征和第二特征，所述第一特征和所述第二特征在单一蚀刻过程中同时从同一单片衬底层形成，所述第一特征和所述第二特征被一体形成且连续地彼此连接。所述第一特征具有小于光刻能实现的最小特征尺寸的宽度尺寸，以及所述第二特征具有至少等于光刻能实现的最小特征尺寸的宽度尺寸。参阅随后的说明性实施例的详细说明，将能明了这些和其它特征以及优点，该说明书应接合附图一并阅读。附图说明将参考随后的附图，仅通过实例的方式描述本专利技术的实施例，其中图1是半导体晶片或器件的截面图，该半导体晶片或器件包括绝缘体上半导体衬底并且具有形成于绝缘体上半导体衬底上的衬垫层、心轴层与帽层；图2是图1的器件的截面图，其显示根据形成在帽层中以形成不同宽度的心轴的掩模而图案化的心轴层；图3是图2的器件的截面图，其显示暴露至为在心轴中形成柱体的热处理的心轴；图4是图3的器件的截面图，其显示形成用于处理下伏层的掩模的柱体；图5是图4的器件的截面图，其显示被采用作为蚀刻掩模的柱体，其用于蚀刻衬垫层和衬底以形成不同宽度的鳍片；图6是显示在任意图形中示例性利用本专利技术的原理的过程步骤的图；图7是图1器件的截面图，其显示根据形成于帽层中以形成至少三个不同宽度的心轴的掩模而图案化的心轴层；图8是图7器件的截面图，其显示暴露至为在心轴中形成柱体的热处理的心轴；图9是图8器件的截面图，其显示形成用于处理下伏层的掩模的柱体；图10是图9的器件的截面图，其显示被采用作为蚀刻掩模的柱体，其用于蚀刻衬垫层和衬底以形成不同宽度的鳍片；以及图11是流程图，其显示根据本专利技术原理的示例性方法。具体实施例方式根据本专利技术的原理，揭露用于形成在同一芯片上具有多个不同宽度的鳍片的方法与结构。本专利技术的实施例提供使用间隔物的不同宽度而无缺陷放大、额外掩蔽步骤等缺点以及其它如前文所述的现有技术的缺点。根据实用的实施例，将鳍片形成为具有多个宽度以及具有各种形状。应了解到，本专利技术将就给定的具有绝缘体上半导体(SOI)晶片的说明性构造而加以描述；然而，其它构造、结构、衬底材料与过程特征和步骤可在本专利技术的范畴内变动。本文的器件或构造可为用于集成电路芯片的设计的一部分。芯片设计可以图形计算机程序语言产生，并且储存在计算机储存介质中(诸如磁盘、磁带、物理硬盘或诸如储存存取网络的虚拟硬盘)。如果设计者不制造芯片或用于制造芯片的光刻掩模，则设计者可将所得的设计通过物理方式(例如通过提供储存该设计的储存介质的副本)或电子地(例如， 通过因特网)以直接或非直接式传送到此类实体。储存的设计随后转化成适当的格式(例如 GDSII)以用于制造光刻掩模，该光刻掩模一般包括要形成在晶片上的所关注的芯片设计的多个副本。光刻掩模用于限定待蚀刻或以其它方式处理的晶片区域(和/或其上的层)。本文描述的方法可用在集成电路芯片的制造中。所得的集成电路芯片可通过制造方以原料晶片形式(即，为具有多个未封装芯片的单一晶片)、裸管芯或以封装形式分配。在后一情况下，芯片设置在单一芯片封装中(诸如塑料载体，其具有附接至主板或其它更高层级载体的引线)或设置在多芯片封装中(诸如陶瓷载体，其具有表面互连或掩埋的互连，或具有前述二者)。在任一情况下，芯片随后与其它芯片、分立电路元件和/或其它信号处理器件(为(a)诸如主板的中间产品或(b)最终产品的一部分)集成。最终产品可为任何包括集成电路芯片的产品，范围从玩具与其它低端应用到具有显示器、键盘或其它输入装置、与中央处理器的先进计算机产品。现在，参考附图(其中类似的符号代表相同或类似的元件，初始地先参考图1，绝缘体上半导体(SOI) 10显示为具有硅基底层12和氧化物层(BOX层)14与氧化物上硅层16。 应了解衬底10可包括任何适合的材料且不限于SOI。例如，衬底10可包括砷化镓、单晶硅、 锗或任何其它材料或材料的组合。在一些实施例中，衬底10进一步包含其它特征或结构， 该等特征或结构以先前的过程步骤形成在半导体衬底上或半导体衬底中。进一步，本专利技术原理可应用到层间(interlevel)介电层、金属层或任何其它层，且特别是当使用以亚最小本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：B·多里斯，Y·张，程慷果，S·霍姆斯，X·华，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：