MOS晶体管的制造方法技术

本发明专利技术提供一种MOS晶体管的制造方法，通过顶部低于所述栅氧化层底部的侧墙来抑制后续轻掺杂源/漏区(LDD)离子注入后的径向扩散，控制形成的轻掺杂源/漏(LDD)延伸区的深度，以使获得的超浅结更浅，减小短沟道效应，降低结电容；进一步的，通过应变硅层和锗硅层增大电荷迁移率，降低结电容和结漏电。

【技术实现步骤摘要】
本专利技术涉及半导体制造领域，尤其涉及一种MOS晶体管的制造方法。
技术介绍
随着MOSFET器件尺寸不断缩小，特别是进入到65纳米及以下节点，MOSFET器件由于极短沟道而凸显了各种不利的物理效应，特别是短沟道效应(SCE)，使得器件性能和可靠性退化，限制了特征尺寸的进一步缩小。目前，通常使用超浅结结构(结深低于IOOnm的掺杂结，USJ)，来改善器件的短沟道效应。如图I所所示，现有技术中，通常在硅衬底1 00上形成栅极结构101后，采用第一离子、第二离子依次进行低能量轻掺杂源/漏区(LDD)离子注入形成轻掺杂源/漏延伸区102，达到超浅结的目的。器件特征尺寸的进一步减小要求器件制造中形成更浅的超浅结，器件具有更低的结电容和结漏电性能，上述工艺中已经无法满足器件制造的要求。
技术实现思路
本专利技术的目的在于提供一种MOS晶体管的制造方法，能有利于形成更浅的超浅结，有效控制短沟道效应。为解决上述问题，本专利技术提出一种MOS晶体管的制造方法，该方法包括如下步骤提供半导体衬底；在所述半导体衬底上形成栅极结构，所述栅极结构包括栅氧化层以及位于所述栅氧化层上的多晶硅层；氧化所述栅极结构的侧壁以形成本文档来自技高网...

【技术保护点】
一种MOS晶体管的制造方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成栅极结构，所述栅极结构包括栅氧化层以及位于所述栅氧化层上的多晶硅层；氧化所述栅极结构的侧壁以形成氧化壁；以所述栅极结构及氧化壁为掩膜，去除部分所述半导体衬底；再氧化保留的半导体衬底的上表面以形成表面氧化层；刻蚀所述表面氧化层以在栅极结构及氧化壁下方保留的半导体衬底两侧形成侧墙，所述侧墙的顶部低于所述栅氧化层的底部；在所述半导体衬底上形成硅外延层，并平坦化所述硅外延层的顶部至所述栅氧化层的底部；以所述栅极结构及氧化壁为掩膜，在所述硅外延层中进行轻掺杂源/漏区离子注入以形成超浅结。

【技术特征摘要】
1.一种MOS晶体管的制造方法，其特征在于，包括 提供半导体衬底； 在所述半导体衬底上形成栅极结构，所述栅极结构包括栅氧化层以及位于所述栅氧化层上的多晶硅层； 氧化所述栅极结构的侧壁以形成氧化壁； 以所述栅极结构及氧化壁为掩膜，去除部分所述半导体衬底； 再氧化保留的半导体衬底的上表面以形成表面氧化层； 刻蚀所述表面氧化层以在栅极结构及氧化壁下方保留的半导体衬底两侧形成侧墙，所述侧墙的顶部低于所述栅氧化层的底部； 在所述半导体衬底上形成硅外延层，并平坦化所述硅外延层的顶部至所述栅氧化层的底部； 以所述栅极结构及氧化壁为掩膜，在所述硅外延层中进行轻掺杂源/漏区离子注入以形成超浅结。2.如权利要求I所述的MOS晶体管的制造方法，其特征在于，所述栅极结构的特征尺寸为 O. 015 μ m 10 μ m。3.如权利要求I所述的MOS晶体管的制造方法，其特征在于，所述下侧墙顶部至所述栅氧化层底部的特征高度为30nm lOOnm。4.如权利要求I所述的MOS晶体管的制造方法，其特征在于，所述下侧墙的特征厚度为3nm IOOnm05.如权利要求I所述的MOS晶体管的制造方法，其特征在于，所述下侧墙底部至所述栅氧化层底部的特征高度为O. 06 μ m O. 6 μ m。6.如权利要求I所述的MOS晶体管的制造方法，其特征在于，所述半导体衬底为硅衬。7.如权利要求6所述的MOS晶体管的制造方法，其特征在于，在所述半导体衬底上形成栅极结构之前，还包括 在所述硅衬底中注入锗离子，快速退火形成锗硅层； 在所述硅锗层上形成应变硅层。8.如权利要求7所述的MOS晶体管的制造方法，其特征在于，向所述半导体...

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：