用于制造半导体器件的方法技术

本发明专利技术提供一种用于制造半导体器件的方法，所述方法包括下述步骤：提供半导体衬底，在所述半导体衬底上形成有栅极结构，并且在所述半导体衬底中将要形成源/漏区的部分形成有凹槽；在栅极结构两侧形成牺牲侧墙；在所述半导体衬底中将要形成源/漏区的部分进行刻蚀加深凹槽；在凹槽的底部和侧壁上形成埋氧化层，然后去除牺牲侧墙；淀积多晶硅并进行平坦化后，回蚀刻多晶硅至浅槽隔离结构上的多晶硅具有一厚度为止；去除浅槽隔离结构上的多晶硅；形成源漏区。根据本发明专利技术的MOS器件结构的制造方法，可以增大MOS器件制造的工艺窗口，提高MOS器件性能。

【技术实现步骤摘要】
本专利技术涉及半导体制造工艺，特别是涉及一种局域化绝缘体上硅的金属氧化物半导体场效应晶体管(Localized-SOI M0S)的制造方法。
技术介绍
在半导体器件微型化、高密度化、高速化、高可靠化和系统集成化等需求的推动下，半导体器件的最小特征关键尺寸也从最初的I毫米发展到现在的90纳米或65纳米，并且在未来的几年内会进入45纳米及其以下节点的时代。随着尺寸缩小，半导体制造方法也 往往需要改进。在现有的金属氧化物半导体场效应晶体管(MOS)的制造工艺中，常采用绝缘体上娃(Silicon-on-insulator, SOI)技术来制备MOS器件结构,其相对于体娃器件具有更高的性能。图I为现有技术中制备SOI场效应晶体管的方法示意图。如图IA所示，首先提供半导体衬底101，采用常规工艺方法实现浅槽隔离(STI)，形成STI隔离氧化层102，并在所述半导体衬底101上依次形成栅氧层103、多晶硅栅104、硬掩膜层105、氧化硅侧墙106和轻掺杂区107，所述氧化硅侧墙106的厚度为LI，然后，如图IB所示，以氧化硅侧墙106为保护层干法刻蚀源漏区的硅至一定深度hl，接着淀积并刻蚀形成氮化硅侧墙本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，所述方法包括下述步骤：提供半导体衬底，在所述半导体衬底上形成有栅极结构，并且在所述半导体衬底中将要形成源/漏区的部分形成有凹槽；在栅极结构两侧形成牺牲侧墙；在所述半导体衬底中将要形成源/漏区的部分进行刻蚀加深凹槽；在凹槽的底部和侧壁上形成埋氧化层，然后去除牺牲侧墙；淀积多晶硅并进行平坦化后，回蚀刻多晶硅至浅槽隔离结构上的多晶硅具有一厚度为止；去除浅槽隔离结构上的多晶硅；形成源漏区。

【技术特征摘要】
1.一种用于制造半导体器件的方法，所述方法包括下述步骤 提供半导体衬底，在所述半导体衬底上形成有栅极结构，并且在所述半导体衬底中将要形成源/漏区的部分形成有凹槽； 在栅极结构两侧形成牺牲侧墙； 在所述半导体衬底中将要形成源/漏区的部分进行刻蚀加深凹槽； 在凹槽的底部和侧壁上形成埋氧化层，然后去除牺牲侧墙； 淀积多晶硅并进行平坦化后，回蚀刻多晶硅至浅槽隔离结构上的多晶硅具有一厚度为止; 去除浅槽隔离结构上的多晶硅； 形成源漏区。2.根据权利要求I所述的方法，其特征在于，所述牺牲侧墙的厚度为20-60nm。3.根据权利要求I所述的方法，其特征在于，所述刻蚀加深凹槽的步骤包括各向异性亥IJ蚀和各向同性刻蚀。4.根据权利要求3所述的方法，其特征在于，所述各向异性刻蚀采用干法刻蚀。5.根据权利要求3或4所述的方法，其特征在于，采用所述各向异性刻蚀方法刻蚀凹槽的深度为50-200nm。6.根据权利要求3所述的方法，其特征...

【专利技术属性】
技术研发人员：卜伟海，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：