【技术实现步骤摘要】
本专利技术涉及的是一种电子元器件的形成方法。具体的说是一种利用牺牲层的SOIMOSFET体接触形成方法。
技术介绍
SOI技术作为一种全介质隔离技术，有着许多体硅技术不可比拟的优越性。但是SOI器件本身也存在着一些寄生效应，其中部分耗尽SOI器件的浮体效应是与体硅器件相比最大的一个问题，这也成为制约SOI技术发展与广泛应用的原因之一。浮体效应会产生 kink效应、漏击穿电压降低、反常亚阈值斜率等，严重影响器件的性能。由于浮体效应对器件性能的影响，如何抑制浮体效应成为SOI器件研究的热点。针对浮体效应的抑制方法可分为两类一类是采用体接触的方式使体区积累的空穴得到释放，一类是从工艺的角度出发通过注入复合中心，控制少子寿命。体接触是指使隐埋氧化层上方、硅膜底部处于电学浮空状态的中性区域和外部相接触，导致空穴不可能在该区域积累。传统的体接触方法有T型栅、H型栅和BTS结构。但是传统的T型栅、H型栅器件的体接触电阻随沟道宽度的增加而增大，相应的浮体效应越显著，虽然可以采取增加硅膜厚度的方法解决接触电阻偏大的问题，但是随着硅膜厚度的增力口，器件的源漏结深加大，使得体寄生电容增大，从...
【技术保护点】
一种利用牺牲层的SOI？MOSFET体接触形成方法，其特征在于包括以下步骤：步骤1、在底层半导体衬底（1）上淀积隐埋SiO2层（2），在隐埋SiO2层（2）上淀积SiGe掩蔽膜（3）；步骤2、在SiGe掩蔽膜（3）上涂光刻胶（4），第一次刻蚀去除大部分SiGe掩蔽膜（3），露出隐埋SiO2层（2），保留小部分的SiGe掩蔽膜（3），使保留的SiGe掩蔽膜（3）两侧的隐埋SiO2层（2）面积不等；步骤3、再次涂胶，第二次刻蚀去除位于SiGe掩蔽膜（3）左侧面积偏小的隐埋SiO2层（2）直至露出底层半导体衬底（1），保留SiGe掩蔽膜（3）右侧面积大的隐埋SiO2层（2）结构；...
【技术特征摘要】
1.一种利用牺牲层的SOI MOSFET体接触形成方法，其特征在于包括以下步骤 步骤I、在底层半导体衬底(I)上淀积隐埋SiO2层(2)，在隐埋SiO2层(2)上淀积SiGe掩蔽膜(3)； 步骤2、在SiGe掩蔽膜(3)上涂光刻胶(4)，第一次刻蚀去除大部分SiGe掩蔽膜(3)，露出隐埋SiO2层(2)，保留小部分的SiGe掩蔽膜(3)，使保留的SiGe掩蔽膜(3)两侧的隐埋SiO2层(2)面积不等； 步骤3、再次涂胶，第二次刻蚀去除位于SiGe掩蔽膜(3)左侧面积偏小的隐埋SiO2层(2)直至露出底层半导体衬底(1)，保留SiGe掩蔽膜(3)右侧面积大的隐埋SiO2层(2)结构；去除多余的光刻胶，之后外延生长顶层硅膜(5)； 步骤4、光刻形成有源区，生长栅氧化层(7)，淀积多晶硅栅(8)，光刻多晶硅栅(8)，源漏端注入形成源端和漏端...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。