集成结和接触件的形成以形成晶体管制造技术

本发明专利技术公开了集成结和接触件的形成以形成晶体管，其中，一种方法包括在半导体区域上方形成栅极堆叠件，在半导体区域上方沉积杂质层，在杂质层上方沉积金属层。然后实施退火，其中，杂质层中的元素通过退火扩散进半导体区域的一部分内以形成源极/漏极区域，并且金属层与半导体区域的该部分的表面层反应以在源极/漏极区域上方形成源极/漏极硅化物区域。

【技术实现步骤摘要】
集成结和接触件的形成以形成晶体管
本专利技术涉及集成结和接触件的形成以形成晶体管。
技术介绍
晶体管的形成涉及多个工艺步骤，包括形成栅极电介质和栅电极，形成源极和漏 极区域，以及形成用于源极和漏极区域（也可能用于栅电极）的硅化物区域。每个以上列出 的部件的形成还可以涉及多个工艺步骤。另外，实施多种清洗工艺以去除不期望的物质，诸 如所形成部件的氧化物。这些工艺步骤导致集成电路制造成本的增加。另外，晶体管的形 式可以包括多个热工艺，并且产生的热预算较高。例如，在形成源极和漏极区域之后，实施 热激活以激活源极和漏极区域中的杂质。硅化物区域的形成也需要一些热预算。
技术实现思路
根据本专利技术的一个方面，提供了一种方法，包括：在半导体区域上方形成栅极堆叠 件；在半导体区域上方沉积杂质层；在杂质层上方沉积金属层；以及实施退火，其中，杂质 层中的元素通过退火扩散进半导体区域的一部分内以形成源极/漏极区域，并且金属层与 半导体区域的一部分的表面层反应以在源极/漏极区域上方形成源极/漏极硅化物区域。 优选地，在退火的步骤之前，没有额外的重掺杂源极/漏极区域形成在半导体区 域中。 优选地，该方法进一步包括：在沉积杂质层之前，在半导体区域的顶面上实施预清 洗以去除在半导体区域的顶面上形成的自然氧化物。 优选地，该方法进一步包括，在预清洗之前：在半导体衬底中形成浅沟槽隔离 (STI)区域；去除半导体衬底的顶部以形成凹槽，其中，顶部位于STI区域的相对部分之间； 以及在凹槽中实施外延以再生长半导体材料，从而形成半导体区域。 优选地，该方法进一步包括：使STI区域凹进，其中，半导体区域位于凹进的STI区 域之间的部分形成半导体鳍，并且栅极堆叠件形成在半导体鳍的顶面和侧壁上。 优选地，沉积杂质层包括将工艺气体引入腔室内，包含半导体区域的晶圆设置在 腔室中，并且在沉积杂质层的过程中，没有等离子体产生。 优选地，沉积杂质层包括将工艺气体引入腔室内，包含半导体区域的晶圆设置在 腔室中，并且在沉积杂质层的过程中，由工艺气体产生等离子体。 根据本专利技术的另一方面，提供了一种方法，包括：在生产工具中，将杂质层形成在 半导体晶圆的半导体区域上方，其中，晶圆包括位于半导体区域上方的栅极堆叠件；在生产 工具中，将金属层沉积在杂质层上方并与杂质层接触，其中，在从开始形成杂质层至完成沉 积金属层的时间段内，生产工具保持真空；以及实施退火，其中，杂质层中的元素扩散进半 导体区域的一部分内以形成源极/漏极区域，并且金属层与半导体区域的一部分的表面层 反应以在源极/漏极区域上方形成源极/漏极硅化物区域。 优选地，当实施退火时，没有额外的保护层位于金属层上方。 优选地，该方法进一步包括：在半导体衬底中形成浅沟槽隔离（STI)区域；去除半 导体衬底的顶部以形成凹槽，其中，顶部位于STI区域的相对部分之间；以及在凹槽中实施 外延以再生长半导体材料，从而形成半导体区域。 优选地，在生产工具外实施退火。 优选地，半导体区域包括III-V族半导体材料，其中，形成杂质层包括将选自基本 上由（NH4)2S和SiH4组成的组中的工艺气体引入生产工具内。 优选地，该方法进一步包括：在半导体区域上方形成栅极堆叠件；在栅极堆叠件 上形成栅极间隔件；以及对半导体区域实施预清洗，其中，在从预清洗开始的第一时间点至 结束沉积金属层的第二时间点之间的时间段内，不实施退火。 优选地，源极/漏极区域和栅极堆叠件包括在平面晶体管内。 根据本专利技术的又一方面，提供了一种方法，包括：在半导体区域上方形成栅极堆叠 件；对半导体区域的表面实施预清洗；将杂质层沉积在半导体区域的表面上并与半导体区 域的表面物理接触，其中，杂质层包括配置以将半导体区域转变为P型或者η型的杂质；将 金属层沉积在杂质层上并与杂质层接触；以及实施退火，其中，杂质层中的元素扩散进半导 体区域的一部分内以在半导体区域中形成源极/漏极区域，并且金属层与半导体区域的一 部分的表面层反应以在源极/漏极区域上方形成源极/漏极硅化物区域，并且在退火过程 中，没有额外的保护层形成在金属层上方。 优选地，在退火之前，没有额外的重掺杂的源极/漏极区域形成在半导体区域中。 优选地，该方法进一步包括：在预清洗之前，在半导体衬底中形成浅沟槽隔离 (STI)区域；去除半导体衬底的顶部以形成凹槽，其中，顶部位于STI区域的相对侧壁之间； 以及在凹槽内实施外延以再生长半导体材料，从而形成半导体区域。 优选地，该方法进一步包括：使STI区域凹进，其中，半导体区域位于凹进的STI区 域之间的部分形成半导体鳍，并且栅极堆叠件形成在半导体鳍的顶面和侧壁上。 优选地，沉积杂质层包括将工艺气体引入腔室内，包含半导体区域的晶圆设置在 腔室中，并且在沉积杂质层的过程中，没有等离子体产生。 优选地，沉积杂质层包括将工艺气体引入腔室内，包含半导体区域的晶圆设置在 腔室中，并且在沉积杂质层的过程中，由工艺气体产生等离子体。 【附图说明】 为了更全面地理解实施例及其优势，现将结合附图所进行的以下描述作为参考， 其中： 图1至图9是根据一些示例性实施例的晶体管制造的中间阶段的截面图；以及 图10示出了根据一些实施例的生产工具，生产工具用于形成根据实施例的晶体 管。 【具体实施方式】 下面，详细讨论本专利技术各实施例的制造和使用。然而，应该理解，实施例提供了许 多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅用于示出，而不 用于限制本专利技术的范围。 根据各个示例性实施例，本专利技术提供了一种晶体管及其成形方法。示出了形成晶 体管的中间阶段。讨论了实施例的变化。在文中的各个视图和示例性实施例中，相同的参 考符号用于指示相同的元件。 根据示例性实施例，图1至图9示出了在半导体鳍和鳍式场效应晶体管（FinFET) 形成的中间阶段的截面图。参见图1，提供了作为半导体晶圆100-部分的衬底10。衬底 10可以是单晶硅衬底。可选地，衬底10由诸如碳化硅的其它材料形成。诸如浅沟槽隔离 (STI)区域14的隔离区域形成在衬底10中。因此，衬底10包括位于STI区域14之间的 区域IOA以及位于STI区域14下方的区域10B。STI区域14的形成工艺可以包括蚀刻衬 底10以形成凹槽(被STI区域14占据)，用电介质材料填充凹槽，并且实施平坦化以去除多 余的电介质材料。电介质材料的剩余部分形成STI区域14。在一些实施例中，STI区域14 包括氧化硅。 然后，如图2所示，蚀刻位于STI区域14的相对侧壁之间的衬底10的区域IOA以 形成沟槽16。在一些实施例中，暴露于沟槽16的衬底10的顶面10'基本上与STI区域14 的底面14A平齐。在可选实施例中，衬底部分IOA的顶面10'高于或低于STI区域14的底 面14A。蚀刻可以使用干蚀刻实施，蚀刻气体选自0?4、(：12、即 3、5?6和它们的组合。在可选 实施例中，蚀刻可以使用湿蚀刻实施，例如使用四甲基氢氧化铵（TMAH)，氢氧化钾（KOH)溶 液等作为蚀刻剂。在所得到的结构中，沟槽16可以具有小于约15本文档来自技高网...

【技术保护点】
一种方法，包括：在半导体区域上方形成栅极堆叠件；在所述半导体区域上方沉积杂质层；在所述杂质层上方沉积金属层；以及实施退火，其中，所述杂质层中的元素通过所述退火扩散进所述半导体区域的一部分内以形成源极/漏极区域，并且所述金属层与所述半导体区域的所述一部分的表面层反应以在所述源极/漏极区域上方形成源极/漏极硅化物区域。

【技术特征摘要】
2013.08.09 US 13/963,9111. 一种方法，包括： 在半导体区域上方形成栅极堆叠件； 在所述半导体区域上方沉积杂质层； 在所述杂质层上方沉积金属层；W及 实施退火，其中，所述杂质层中的元素通过所述退火扩散进所述半导体区域的一部分 内W形成源极/漏极区域，并且所述金属层与所述半导体区域的所述一部分的表面层反应 W在所述源极/漏极区域上方形成源极/漏极娃化物区域。2. 根据权利要求1所述的方法，其中，在所述退火的步骤之前，没有额外的重惨杂源极 /漏极区域形成在所述半导体区域中。3. 根据权利要求1所述的方法，进一步包括：在沉积所述杂质层之前，在所述半导体区 域的顶面上实施预清洗W去除在所述半导体区域的顶面上形成的自然氧化物。4. 根据权利要求3所述的方法，进一步包括，在所述预清洗之前： 在半导体衬底中形成浅沟槽隔离（STI)区域； 去除所述半导体衬底的顶部W形成凹槽，其中，所述顶部位于所述STI区域的相对部 分之间；W及 在所述凹槽中实施外延W再生长半导体材料，从而形成所述半导体区域。5. 根据权利要求4所述的方法，进一步包括： 使所述STI区域凹进，其中，所述半导体区域位于凹进的所述STI区域之间的部分形成 半导体錯，并且所述栅极堆叠件形成在所述半导体錯的顶面和侧壁上。6. 根据权利要求1所述的方法，其中，沉积所述杂质层包括将工艺气体引入腔室内，包 含所述半导体区域的晶圆设置在所述腔室中，并且在沉积所述杂质层的过程中，没有等离 子体产生。7. 根...

【专利技术属性】
技术研发人员：王立廷，蔡腾群，林群雄，林正堂，陈继元，李弘贸，张惠政，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71