异质结构场效晶体管及其制作方法技术

本发明专利技术涉及一种异质结构场效晶体管及其制作方法，其中所述晶体管的改良结构包括有基板、通道层、间格层、δ掺杂层、萧基层、高能隙萧基覆盖层、穿隧层、第一蚀刻终止层以及第一n型掺杂覆盖层。所述制作方法则包括以下步骤：使用第一蚀刻制程对n型掺杂覆盖层进行蚀刻，以形成第一开口；使用第二蚀刻制程对该第一蚀刻终止层进行蚀刻，以于第一开口正下方形成第二开口；使用第三蚀刻制程该穿隧层进行蚀刻，以于第二开口正下方形成第三开口。本发明专利技术晶体管的结构及其制备方法不但可以降低组件的导通电阻，亦可保持萧基接触的高崩溃电压，同时又可维持组件制作的稳定性及可靠度。

【技术实现步骤摘要】

本专利技术涉及一种晶体管及其制作方法，特别涉及一种在低导通电阻下，可同时维持高耐压能力的具有。
技术介绍
高电子迁移率晶体管(HighElectron Mobility Transistor ；HEMT)是一种异质结构场效晶体管(Heterostructure Field Effect Transistor ;HFET)，可应用于功率放大器、微波及毫米波等电子组件，对于通讯电子组件市场扮演重要角色。图IA即为传统高电子迁移率晶体管组件结构剖面图，其包含一半绝缘基板101、 一通道层102、一间格层103、一 δ掺杂层104、一萧基(Schottky)层105、一第一蚀刻终止层106以及一第一 η型掺杂覆盖层107 ；其中该通道层102形成于该半绝缘基板101上； 该间格层103形成于该通道层102上；该δ掺杂层104形成于该间格层103上；该萧基层 105通常由中等能隙半导体材料所制成，并形成于该δ掺杂层104上；该第一蚀刻终止层 106形成于该萧基层105上；而该第一 η型掺杂覆盖层107则形成于该第一蚀刻终止层106 上。该第一蚀刻终止层106的目的在于制作闸极凹槽，使闸极(gate)电极108可以直接与该萧基层105形成萧基接触。由于一般萧基层105材料与第一 η型掺杂覆盖层107材料之间，不容易利用干式蚀刻或湿式蚀刻达成选择性蚀刻，因此特别成长一第一蚀刻终止层106 于萧基层105与第一 η型掺杂覆盖层107之间。也因此该第一蚀刻终止层106材料与该萧基层105材料必须有高度的选择性蚀刻率。最后，于该第一 η型掺杂覆盖层107镀上金属形成欧姆接触，作为组件的源极(source)电极109与汲极(drain)电极110。为了提高组件特性，尤其是提高闸极与汲极间的崩溃电压，常会使用双闸极凹槽结构，如图IB所示。此双闸极凹槽结构是由一较宽的闸极凹槽座落于另一较窄的闸极凹槽之上所构成。为了制作双闸极凹槽结构，必须在第一蚀刻终止层106与萧基层105之间插入另一第二蚀刻终止层 106a且于其上插入另一第二 η型掺杂覆盖层107a。此结构在过去已广为使用，其优点在于使用中等能隙半导体材料作为萧基层可以具有较佳的萧基接触特性。然而，此该结构的缺点在于组件导通时电阻1^过大，主因是由于该中等能隙半导体材料的萧基层105与该第一 η型掺杂覆盖层107之间的能隙差异过大所造成。为了解决此缺点，在过去亦发展出另一改良型高电子迁移率晶体管组件结构，其剖面图如图2Α所示。此改良型高电子迁移率晶体管组件结构与图IA的传统高电子迁移率晶体管组件结构的主要差异在于萧基层205与第一蚀刻终止层206之间插入另一穿隧层 (tunneling layer) 211，如图2A所示。若为双闸极凹槽结构，该穿隧层211则插入于另一第二蚀刻终止层206a与该萧基层205之间，如图2B所示。该穿隧层211由低能隙半导体材料所构成，因此可以降低源极209或汲极210与通道层202之间的接触电阻，因此可以降低组件的导通电阻R。n。然而，在这样的组件结构中，闸极电极208必须直接接触于该穿隧层211上。由于该穿隧层211乃由低能隙半导体材料所构成，将使萧基接触的崩溃电压降低，因此大幅限缩组件的应用范围。此外，由于低能隙半导体材料的表面态较不稳定，易造成闸极电极制程的不稳定，因而降低组件可靠度。有鉴于此，为改善上述之缺点，本专利技术的专利技术人提出一种。此晶体管的结构与方法不但可以降低组件的导通电阻，亦可保持萧基接触的高崩溃电压，同时又可维持组件制程的稳定性及可靠度。
技术实现思路
本专利技术的目的是提供一种具有改良结构的异质结构场效晶体管，其中萧基层上进一步覆盖一高能隙半导体材料的萧基覆盖层，以及一低能隙半导体材料的穿隧层，藉以降低导通电阻，同时亦可维持萧基接触的高崩溃电压，并具有良好制程稳定性及组件可靠度等优点。本专利技术的另一目的在于提供一种具有改良结构的异质结构场效晶体管的制作方法，采用多重选择性蚀刻方式，藉以使制程具弹性且可重复施行。为达上述目的，本专利技术一种异质结构场效晶体管，由下而上依序包括一基板、一通道层、一间格层、一 δ掺杂层、一萧基层、一高能隙萧基覆盖层、一穿隧层、一第一蚀刻终止层、一第一 η型掺杂覆盖层、一源极电极、一汲极电极及一间极电极；其中该萧基层系由中等能隙的半导体材料所构成；该高能隙萧基覆盖层由高能隙半导体材料所构成；该穿隧层由低能隙半导体材料所构成；该源极电极与该汲极电极直接与该第一 η型掺杂覆盖层形成欧姆接触，而该闸极电极则透过多重选择性蚀刻制程制作出闸极凹槽后，于凹槽中直接接触于该高能隙萧基覆盖层，形成萧基接触。本专利技术亦提供另一具有双闸极凹槽的异质结构场效晶体管，由下而上依序包括有一基板、一通道层、一间格层、一 δ掺杂层、一萧基层、一高能隙萧基覆盖层、一穿隧层、一第二蚀刻终止层、一第二 η型掺杂覆盖层、一第一蚀刻终止层、一第一 η型掺杂覆盖层、一源极电极、一汲极电极及一闸极电极；其中该萧基层由中等能隙的半导体材料所构成；该高能隙萧基覆盖层由高能隙半导体材料所构成；该穿隧层由低能隙半导体材料所构成；该源极电极与该汲极电极系直接与该第一 η型掺杂的覆盖层形成欧姆接触，而该间极电极则透过多重选择性蚀刻制程，制作出第一间极凹槽及第二间极凹槽，且于第二间极凹槽直接接触于该高能隙萧基覆盖层，形成萧基接触。优选地，所述构成该萧基层的中等能隙半导体材料为砷化铝镓(AlxGiVxAs),且该砷化铝镓中优选铝含量X介于0. 15至0. 3之间。优选地，所述构成该高能隙萧基覆盖层的高能隙半导体材料较佳为砷化铝镓 (AlxGa1^xAs)，而该砷化铝镓中优选铝含量χ介于0. 3至1. 0之间；且该高能隙萧基覆盖层的较佳厚度介于1至15nm之间。优选地，所述构成该穿隧层的低能隙半导体材料为砷化镓或砷化铟镓，且优选其厚度介于ι至IOnm之间。优选地，所述构成该第一及第二蚀刻终止层的半导体材料可为砷化铝(AlAs)。优选地，所述构成该第一及第二蚀刻终止层的半导体材料亦可为磷化铟镓 (InGaP)。优选地，前述构成该第一及第二 η型掺杂覆盖层的材料为砷化镓。此外，本专利技术亦提供一种异质结构场效晶体管的制作方法，其为多重选择性蚀刻制程，使间极电极直接接触于该高能隙萧基覆盖层上形成萧基接触，包括以下步骤于一半绝缘基板上，依序形成一通道层、一间格层、一 δ掺杂层、一萧基层、一高能隙萧基覆盖层、一穿隧层、一第一蚀刻终止层以及一第二 η型掺杂覆盖层；对该第一 η型掺杂覆盖层进行蚀刻，以形成第一凹槽；对该第一蚀刻终止层进行蚀刻，以形成第二凹槽，且该第二凹槽位于第一凹槽的正下方；对该穿隧层进行蚀刻，以形成第三凹槽，且该第三凹槽位于第二凹槽的正下方；藉此，前述第一、第二与第三凹槽形成一闸极凹槽，可供容纳一闸极电极，并使其与高能隙萧基覆盖层接触形成萧基接触。本专利技术亦提供另一种适用于双闸极凹槽异质结构场效晶体管的制作方法，其为多重选择性蚀刻制程，使间极电极直接接触于该高能隙萧基覆盖层上形成萧基接触，包括以下步骤于一半绝缘基板上，依序形成一通道层、一间格层、一 δ掺杂层、一萧基层、一高能隙萧基覆盖层、一穿隧层、一第二蚀刻终止层、一第二 η型掺杂覆盖层、一第一蚀刻终止层、一第一 本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：刘世明，苑承刚，
申请(专利权)人：稳懋半导体股份有限公司，
类型：发明
国别省市：