具有单元沟槽结构和接触点的半导体器件及其制造方法技术

本发明专利技术公开了具有单元沟槽结构和接触点的半导体器件及其制造方法。第一单元沟槽结构和第二单元沟槽从第一表面延伸至半导体衬底中。该第一单元沟槽结构包括第一埋置电极以及在该第一埋置电极和半导体台面之间的第一绝缘层，半导体台面分隔第一单元沟槽结构和第二单元沟槽结构。包覆层覆盖第一表面。图形化该包覆层以形成具有最小宽度大于第一绝缘层厚度的开口。该开口暴露第一绝缘层在第一表面处的第一垂直部分。除去第一绝缘层的暴露部分以形成在半导体台面和第一埋置电极之间的凹部。接触结构在该开口和该凹部中。接触结构电连接半导体台面中的埋置区和第一埋置电极，并允许更窄的半导体台面宽度。

【技术实现步骤摘要】

本专利技术属于半导体领域，尤其涉及申请涉及。
技术介绍
基于垂直IGFET (绝缘栅型场效应晶体管)单元的半导体器件包括具有埋置电极的单元沟槽结构和在单元沟槽结构之间的半导体台面。通常地，一个光刻掩膜定义单元沟槽结构的布局和大小，而另一个光刻掩膜定义接触结构的布局和大小，该接触结构提供至半导体台面中的杂质区域的电接触。其他的方法依赖于形成与单元沟槽结构自对齐的接触结构。亟需以可靠的方式并低成本地提供具有窄的半导体台面且邻近的单元沟槽结构之间的距离小的半导体器件。
技术实现思路
根据一个实施例，提供一种制造半导体器件的方法。提供从第一表面延伸至半导体衬底中的第一单元沟槽结构和第二单元沟槽结构。第一单元沟槽结构包括第一埋置电极以及在第一埋置电极和半导体台面之间的分隔第一单元沟槽结构和第二单元沟槽结构的第一绝缘层。提供包覆层(capping layer)以覆盖第一表面。图形化该包覆层，以形成具有最小宽度大于第一绝缘层的厚度的开口。该开口暴露第一绝缘层在第一表面处的第一垂直部分。除去第一绝缘层的暴露部分，以形成在半导体台面和第一埋置电极之间的凹部。在开口和凹部中提供接触结构。 根据另一个实施例，制造半导体器件的方法包括将第一单元沟槽和第二单元沟槽从第一表面引入至半导体衬底中，其中第一半导体台面形成于第一单元沟槽和第二单元沟槽之间，第二半导体台面形成于第一单元沟槽之间。沿着(line)至少第一单元沟槽的侧壁提供第一绝缘层。在第一绝缘层上第一单元沟槽中提供第一埋置电极。提供包覆层以覆盖第一表面。图形化该包覆层，以形成具有最小宽度大于第一绝缘层的厚度的第一开口和第二开口。第一开口分别地暴露邻接第一半导体台面的第一绝缘层的第一垂直部分。第二开口暴露位于第二半导体台面之间的第一单元沟槽的第一埋置电极。除去第一绝缘层的暴露部分，以形成在第一半导体台面和邻接的第一埋置电极其中的一个之间的凹部。在凹部和第一开口中沉积导电材料以形成第一接触结构，并在第二开口中沉积导电材料以形成第二接触结构。 另一个实施例指的是具有从第一表面延伸至半导体衬底中的第一单元沟槽结构和第二单元沟槽结构的半导体器件。第一半导体台面分隔第一单元沟槽结构和第二单元沟槽结构，而第二半导体台面分隔第一单元沟槽结构。第一单元沟槽结构分别包括第一埋置电极和第一绝缘层，其中第一绝缘层的第一垂直部分分隔第一埋置电极与第一半导体台面。包覆层位于第一表面上。半导体器件包括第一接触结构，其中每个第一接触结构包括在该包覆层的开口中的第一部分，以及在第一半导体台面其中的一个和直接邻接相应的第一半导体台面的第一埋置电极的其中的一个之间的。 通过阅读下面的【具体实施方式】和查看附图，本领域的技术人员将辨认出其他的特征和优点。 【附图说明】 附图包含在本说明书中以提供对本专利技术的进一步理解，且并入本说明书并构成说明书的一部分。附图举例说明了本专利技术的实施例，并且与说明书一起用来解释实施例的原理。因为通过参考下面的【具体实施方式】能更好地理解本专利技术，将容易领会其他的实施例和预期优点。 图1A是提供蚀刻掩膜之后的半导体衬底的一部分的示意性剖视图。 图1B是通过使用蚀刻掩膜在包覆层中提供开口之后的图1A的半导体衬底部分的示意性剖视图。 图1C是在第一单元沟槽结构和第一半导体台面之间形成凹部之后的图1B的半导体衬底部分的示意性剖视图。 图1D是在提供填满开口和凹部的固态的接触结构之后的图1C的半导体衬底部分的示意性剖视图。 图2是在开口和凹部中提供具有孔洞的接触结构之后的图1C的半导体衬底部分的示意性剖视图。 图3A示出了在第一埋置电极和第一半导体台面之间提供凹部之后的半导体衬底的一部分。 图3B示出了扩宽凹部之后的图3A的半导体衬底部分。 图3C举例说明了在开口和扩宽的凹部中提供接触结构之后的图3B的半导体衬底部分。 图4A是依据涉及IGBT的实施例的半导体器件的一部分的示意性透视图。 图4B举例说明了图4A的半导体器件沿剖面线B的横截面。 图4C举例说明了图4A的半导体器件沿剖面线C的截面。 图4D举例说明了图4A的半导体器件沿剖面线D的截面。 【具体实施方式】 下面的【具体实施方式】中参考了附图，附图构成本文的一部分，且附图以举例说明的方式示出了本专利技术可以实施的特定的实施例。应当理解的是，不脱离本专利技术的范围，可以利用其他实施例并作出结构或逻辑上的变化。例如，在一个实施例中举例说明或者描述的特征可用于其他实施例或者与其他实施例结合，以出产另外的实施例。本专利技术旨在包括这些修改和变化。使用特定语言描述的示例不应当理解为对所附权利要求的限制。附图不是按比例绘制，并且仅以说明为目的。为清楚起见，如果未作其他说明，在不同的附图中相同元件用一致的附图标记表示。 术语“具有(having)”、“包括(containing、including、comprising) ” 等等是开放性术语，该术语表明所陈述的结构、元件或者特征的存在，但并不排除其他的元件或者特征。冠词“一(a、an)”和“该(the)”旨在包括复数和单数，除非文中另有明确指明。术语“电连接(electrically connected) ”描述电连接的元件之间的永久低电阻连接，例如连接元件之间的直接接触或者经由金属和/或高掺杂半导体的低电阻连接。术语“电耦接(electrically coupled) ”表明可在电f禹接的元件之间提供一个或者多个适用于信号传输的介入元件，例如临时地提供在第一状态时的低电阻连接以及在第二状态时的高电阻电去耦的可控元件。 附图举例说明了紧挨着掺杂类型“η”或“p”的用或“ + ”表明的相对掺杂浓度。例如，“η_”意为掺杂浓度低于“η”掺杂区域的掺杂浓度，而“η+”掺杂区域比“η”掺杂区域具有更高的掺杂浓度。具有相同的相对掺杂浓度的掺杂区域不一定具有相同的绝对掺杂浓度。例如，两个不同的“η”掺杂区域可具有相同或者不同的绝对掺杂浓度。 图1Α至图1D涉及半导体衬底500a，其由单晶半导体材料组成或者包括单晶半导体材料的半导体层100a。单晶半导体材料可以是娃S1、碳化娃SiC、锗Ge、娃锗晶体SiGe、氮化镓GaN或者砷化镓GaAs。半导体衬底500a可以是娃晶圆，能制得多个完全相同的半导体裸片。半导体层100a具有平坦的第一表面101以及与第一表面101平行的第二表面102。第一和第二表面101、102的法线定义了垂直方向，且与该垂直方向正交的方向便是横向。 在半导体衬底500a的至少一部分中，可形成直接邻接第一表面101的第一导电类型的第一层。该第一导电类型的第一层与互补的第二导电类型的层可形成平坦的界面，该第二导电类型的层分隔第一导电类型的第一层与第一导电类型的第二层。该层与层之间的界面可与第一表面101平行。 如图中所描述的，第一导电类型可以是η型，而第二导电类型可以是p型。根据其他的实施例，第一导电类型可以是Ρ型，而第二导电类型可以是η型。在图示部分之外，半导体层100a可包括另外的杂质区、本征区，以及可配置为构成电子电路的介电结构和导电结构。 第一单元沟槽结构和第二单元沟槽结构510、520从第一表面101延伸至本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，所述方法包括：提供从第一表面延伸至半导体部分中的第一单元沟槽结构和第二单元沟槽结构，其中所述第一单元沟槽结构包括第一埋置电极以及在所述第一埋置电极和半导体台面之间的第一绝缘层，所述半导体台面分隔所述第一单元沟槽结构和所述第二单元沟槽结构；提供覆盖所述第一表面的包覆层；图形化所述包覆层以形成具有最小宽度大于所述第一绝缘层的厚度的开口，所述开口暴露在所述第一表面处的所述第一绝缘层的第一垂直部分；除去所述第一绝缘层的暴露部分以在所述半导体台面和所述第一埋置电极之间形成凹部；以及在所述凹部和所述开口中提供接触结构。

【技术特征摘要】
2013.08.09 US 13/963,3121.一种制造半导体器件的方法，所述方法包括: 提供从第一表面延伸至半导体部分中的第一单元沟槽结构和第二单元沟槽结构，其中所述第一单元沟槽结构包括第一埋置电极以及在所述第一埋置电极和半导体台面之间的第一绝缘层，所述半导体台面分隔所述第一单元沟槽结构和所述第二单元沟槽结构； 提供覆盖所述第一表面的包覆层； 图形化所述包覆层以形成具有最小宽度大于所述第一绝缘层的厚度的开口，所述开口暴露在所述第一表面处的所述第一绝缘层的第一垂直部分； 除去所述第一绝缘层的暴露部分以在所述半导体台面和所述第一埋置电极之间形成凹部；以及 在所述凹部和所述开口中提供接触结构。2.如权利要求1所述的方法，进一步包括 在所述半导体台面中，沿所述第一表面形成第一导电类型的源区和在距所述第一表面为第一距离处形成互补的第二导电类型的体区，所述第一距离小于所述凹部的垂直延伸。3.如权利要求2所述的方法， 其中所述源区被形成以从所述第一单元沟槽结构延伸至所述第二单元沟槽结构，并分隔所述体区与所述第一表面。4.如权利要求1所述的方法， 其中除所述第一绝缘层的所述第一垂直部分之外，所述开口被形成以暴露所述第一埋置电极的部分和所述半导体台面的部分。5.如权利要求1所述的方法， 其中形成所述凹部的步骤包括沿所述半导体台面和所述第一埋置电极，选择性蚀刻所述第一绝缘层。6.如权利要求1所述的方法， 其中在所述包覆层中形成所述开口以及在所述半导体台面和所述第一埋置电极之间形成所述凹部被结合在单个的原位制程中。7.如权利要求1所述的方法，进一步包括 在提供所述接触结构之前，横向地扩宽所述凹部。8.如权利要求1所述的方法， 其中形成所述凹部包括原位横向地扩宽所述凹部。9.如权利要求1所述的方法，进一步包括 在提供所述接触结构之前，通过等离子体注入，在被所述凹部暴露的所述半导体台面的侧壁部分中注入所述第二导电类型的杂质。10.如权利要求1所述的方法，进一步包括 在提供所述接触结构之前，通过离子束注入，在被所述凹部暴露的所述半导体台面的侧壁部分中注入所述第二导电类型的杂质。11.一种制造半导体器件的方法，所述方法包括: 将第一单元沟槽和第二单元沟槽从第一表面引入至半导体衬底中，其中第一半导体台面形成于所述第一单元沟槽和所述第二单元沟槽之间，并且第二半导体台面形成于所述第一单元沟槽之间； 沿着至少所述第一单元沟槽的侧壁提供第一绝缘层； 在所述第一单元沟槽中在所述第一绝缘层上...

【专利技术属性】
技术研发人员：J·G·拉文，M·科托罗格亚，HJ·舒尔策，H·伊塔尼，E·格瑞布尔，A·哈格霍弗，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE