【技术实现步骤摘要】
本专利技术涉及半导体集成电路制造领域,特别地,涉及一种消除接触孔工艺中桥接(contact bridge)的方法。
技术介绍
半导体集成电路以摩尔定律所预测的时间表向前推进,器件的特征尺寸向小尺寸结构发展,集成度不断提高。随着特征尺寸的不断细微化,单个芯片的集成度已高达IO8 109,而与此同时,对生产工艺的要求也越来越高,因此,在制造工艺中减少缺陷的尺寸和密度就变得非常关键。在尺寸100微米的晶体管上面有一个I微米的灰尘可能不是问题,但是对于一个I微米的晶体管来说会是一个导致器件失效的致命缺陷,所以特别是对化学气相淀积(CVD)薄膜制程提出了更高的要求。相同的淀积薄膜工艺下同样尺寸的10个缺陷,对90nm产品良率的影响不到2 %,可是对65nm产品良率的影响却大于30 %以上。在目前的CVD制程中,由高密度等离子体化学气相淀积(HDP CVD)制程所带来的缺陷问题是最严重的,例如浅沟槽隔离(STI)介质的HDP CVD制程、作为层间介质层(ILD)的磷硅玻璃(PSG)的HDP CVD制程等。其中,作为ILD的PSG的HDP CVD工艺如果控制不好将会产生块状缺陷,引起 ...
【技术保护点】
一种消除接触孔工艺中桥接的方法,其特征在于,包括:对高密度等离子体化学气相淀积设备的腔室进行清洁,该清洁工艺包括设定清洁菜单,在上述清洁菜单中,设置多步的适应性保护薄膜沉积工艺,用以在所述腔室的侧壁上形成叠层适应性保护薄膜,该叠层适应性保护薄膜保护所述腔室的侧壁,使所述腔室的侧壁在高密度等离子体化学气相淀积工艺中不会受到等离子体的损伤。
【技术特征摘要】
1.一种消除接触孔工艺中桥接的方法,其特征在于,包括 对高密度等离子体化学气相淀积设备的腔室进行清洁,该清洁工艺包括设定清洁菜单,在上述清洁菜单中,设置多步的适应性保护薄膜沉积工艺,用以在所述腔室的侧壁上形成叠层适应性保护薄膜,该叠层适应性保护薄膜保护所述腔室的侧壁,使所述腔室的侧壁在高密度等离子体化学气相淀积工艺中不会受到等离子体的损伤。2.根据权利要求I所述的方法,其特征在于,所述适应性保护薄膜的材料为Si02、Si3N4, SiON中的一种或多种。3.根据权利要求I所述的方法,其特征在于,所述叠层适应性保护薄膜为Si02、Si3N4,SiON薄膜中的一种或多种形成的叠层。4.根据权利要求3所述的方法,其特征在于,所述叠层适应性保护薄膜为多层SiO2形成的叠层。5.根据权利要求4所述的方法,其特征在于,所述叠层适应性保护薄膜为多层富硅SiO2形成的叠层,富硅...
【专利技术属性】
技术研发人员:王桂磊,李俊峰,赵超,
申请(专利权)人:中国科学院微电子研究所,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。