沟槽晶体管和沟槽晶体管的制造方法技术

【技术实现步骤摘要】

技术介绍
诸如沟槽金属氧化物半导体场效应晶体管(沟槽M0SFET)之类的场效应控制的功率开关结构已经被用于包括但不限于电源中的开关和功率转换器(例如半桥)的各种应用。在开关损耗和开关速度方面优化的沟槽MOSFET的指标是称作优值系数(Figureof Merit,F0M)的有源区无关的积(active area-independent product),其等于导通晶体管的栅极电荷Qe和导通状态电阻Rttism的乘积。栅极电荷Qe取决于栅极-漏极电容CeD。为了满足对沟槽MOSFET的电特性的需求，期望减小它们的导通状态电阻R(DS)QN和它们的栅极-漏极电容CeD 二者，即减小F0M
技术实现思路
根据半导体器件的一个实施例，所述半导体器件包括半导体本体，所述半导体本体包括第一表面和第二表面。所述半导体器件进ー步包括从所述第一表面延伸到所述半导体本体内的沟槽结构。所述沟槽结构包括在所述沟槽结构的第一部分中的第一栅极介电部分和第一栅极电极部分，以及在所述沟槽结构的第二部分中的第二栅极介电部分和第二栅极电极部分。所述第一部分中的所述沟槽结构的宽度等于所述第二部分中的所述沟槽结构的宽度。所述半导体器件进ー步包括在所述沟槽结构的侧壁处毗连所述第一栅极介电部分和第二栅极介电部分的本体区。所述第一栅极介电部分的底部边缘与所述第一表面之间的距离Cl1和所述第二栅极介电部分的所述底部边缘与所述第一表面之间的距离d2满足50nm く Cl1 - d20根据半导体器件的另ー实施例，所述半导体器件包括半导体本体，所述半导体本体包括第一表面和第二表面。所述半导体器件进ー步包括从所述第一表面延伸到所述半导体本体内的沟槽结构。所述沟槽结构包括在所述沟槽结构的第一部分中的第一栅极电极部分和在所述沟槽结构的第二部分中的第二栅极电极部分。所述第一部分中的所述沟槽结构的宽度等于所述第二部分中的所述沟槽结构的宽度。所述半导体器件进ー步包括在所述沟槽结构的侧壁处毗连栅极介电部分的本体区。所述第一栅极电极部分的底部边缘与所述第一表面之间的距离d/大于所述第二栅极电极部分的底部边缘与所述第一表面之间的距离d2’。从所述栅极电介质起IOnm至20nm之间的横向距离处的所述第一表面与所述本体的底部边缘之间的距离d3满足-IOOnm < d/ - d3 < 200nm。根据半导体器件的又一个实施例，所述半导体器件包括半导体本体，所述半导体本体包括第一表面和第二表面。所述半导体器件进ー步包括从所述第一表面延伸到所述半导体本体内的沟槽。所述沟槽包括在所述沟槽的第一部分中的第一栅极电极部分和在所述沟槽的第二部分中的第二栅极电极部分。所述第一栅极电极部分和所述第二栅极电极部分是所述沟槽中的一个连续的栅极电极的部分。所述第一栅极电极部分比所述第二栅极电极部分从所述第一表面更深地延伸到所述半导体本体内。根据形成半导体器件的方法的实施例，所述方法包括形成从第一表面延伸到半导体本体内的沟槽结构。所述方法进ー步包括在所述沟槽结构的第一部分中形成第一栅极介电部分和第一栅极电极部分，在所述沟槽结构的第二部分中形成第二栅极介电部分和第二栅极电极部分。所述第一部分中的所述沟槽结构的宽度被形成为等于所述第二部分中的所述沟槽结构的宽度。所述方法进一步包括形成在所述沟槽结构的侧壁处毗连所述第一栅极介电部分和第二栅极介电部分的本体区。所述方法进一步包括形成满足50 nm < Cl1 - d2的所述第一栅极电极部分的底部边缘与所述第一表面之间的距离Cl1和所述第二栅极电极部分的底部边缘与所述第一表面之间的距离d2。在阅读了以下的详细描述并且在查看了附图之后，本领域的技术人员将认识到额外的特征和优点。附图说明附图被包括以提供本专利技术的进一步的理解且并入并且构成本说明书的一部分。各示了本专利技术的实施例并且与说明书一起用来解释本专利技术的原理。将容易地了解本专利技术的其它实施例和许多本专利技术的预期优点，因为通过参考以下详细描述它们变得更好地理解。图的元素不必相对于彼此按比例绘制。相同的附图标记指明对应的类似部分。能够组 合各个图示的实施例的特征，除非它们彼此排斥。实施例被描绘在图中，并且被详述在下面的描述中。图I是通过包括具有第一栅极电极部分的第一沟槽和具有第二栅极电极部分的第二沟槽的沟槽MOSFET的半导体本体的一部分的垂直截面的示意图，其中，第一栅极电极部分比第二栅极电极部分更深地延伸到半导体本体内。图2A是包括沟槽的沟槽MOSFET的半导体本体的一部分的顶视图的示意图，其中相交线AA’横切沟槽的第一部分中的第一栅极电极部分，而相交线BB’横切沟槽的第二部分中的第二栅极电极部分。图2B是沿着图2A的线BB’通过沟槽MOSFET的第二部分的垂直截面的示意图。图2C是沿着图2A的线AA’通过沟槽MOSFET的第一部分的垂直截面的示意图，其中第一栅极电极部分比第二栅极电极部分更深地延伸到半导体本体内。图2D是通过缺少第一栅极电极部分和第二栅极电极部分下面的场电极而不同于沟槽MOSFET 100的沟槽MOSFET的半导体本体的一部分的垂直截面的示意图。图3A至3D图示了在制造包括在它们到半导体本体内的垂直延伸方面不同的栅极电极部分的沟槽MOSFET的一个实施例期间通过半导体本体的一部分的示意截面。图4至6C是图示了制造在它们到半导体本体内的垂直延伸方面不同的栅极电极部分的可替换过程的通过半导体本体的一部分的示意截面。具体实施例方式在以下详细描述中，对形成其一部分的附图进行了参考，并且通过说明性的方式示出了可以实现本专利技术的特定实施例。在这点上，参考被描述的图的取向使用了诸如“顶部”、“底部”、“前面”、“背面”、“在前的”、“后面的”、“在…上面”、“在…上方”、“在…下面”之类的方向术语。因为实施例的部件能够按照多个不同的取向定位，所以方向术语被用于说明目的而决不是限制的。应当理解的是，可以利用其它实施例，并且在不背离本专利技术的范围的情况下可以进行结构上的或逻辑上的改变。例如，被图示或描述为一个实施例的一部分的特征能够被用在其它实施例上或者结合其它实施例一起使用以产生又一实施例。意图是本专利技术包括这样的修改和变化。示例使用了不应该被解释为限制随附权利要求的范围的特定语言来描述。图未按比例进行绘制并且仅用于说明性目的。为了简洁，如果未以其他方式规定，则在不同的图中通过相同的附图标记来指明相同的元素或制造过程。在本说明书中所使用的术语“横向的”和“水平的”旨在描述平行于半导体衬底或半导体本体的第一表面的取向。这可以是例如晶片或管芯的表面。在本说明书中所使用的术语“垂直的”旨在描述被布置得垂直于半导体衬底或半导体本体的第一表面的取向。在本说明书中所采用的术语“耦合的”和/或“电耦合的”不旨在意指元素必须直接地耦合在一起，介于中间的元素可以被提供在“耦合的”或“电耦合的”元素之间。术语“电连接的”旨在描述电连接在一起的元素之间的低欧姆电连接。在本说明书中，η掺杂可以指第一导电类型，而P掺杂可以指第二导电类型。不用说能够使用相对的掺杂关系来形成半导体器件，使得第一导电类型可以是P掺杂而第二导 电类型可以是η掺杂。此外，一些图通过紧靠掺杂类型指示或“ + ”来说明相对掺杂浓度。例如，“η_”意指小于本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体本体，所述半导体本体包括第一表面和第二表面；沟槽结构，所述沟槽结构从所述第一表面延伸到所述半导体本体内，所述沟槽结构包括在所述沟槽结构的第一部分中的第一栅极介电部分和第一栅极电极部分，以及在所述沟槽结构的第二部分中的第二栅极介电部分和第二栅极电极部分，其中所述第一部分中的所述沟槽结构的宽度等于所述第二部分中的所述沟槽结构的宽度；本体区，所述本体区在所述沟槽结构的侧壁处毗连所述第一栅极介电部分和第二栅极介电部分；并且其中，所述第一栅极介电部分的底部边缘与所述第一表面之间的距离d1和所述第二栅极介电部分的底部边缘与所述第一表面之间的距离d2满足50？nm？<？d1？？？d2。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：F希尔勒，M佩尔茨尔，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：