晶体管及其制造方法技术

一种晶体管及其制造方法，所述方法包括下列步骤：提供一基材，基材上形成有两个沟槽，两个沟槽之间定义出一位元线接点，每一个沟槽的一侧定义出一电容接点；设置一介电层于每一个沟槽内；设置一导电材料于每一个介电层上，以形成一栅极结构于每一个沟槽内；注入低剂量的掺杂至基材的位元线接点以及两个电容接点，以形成一漏极区于每一个电容接点；以及，再一次注入低剂量的掺杂至基材的位元线接点，以形成一平区于位元线接点，平区具有实质上均匀分布的掺杂浓度，平区的顶端是高于每一个栅极结构的顶端，平区的底端是低于每一个栅极结构的底端。

【技术实现步骤摘要】

本专利技术有关于一种，且特别是关于一种具有位元线接点的，且所述位元线接点具有掺杂浓度均匀分布的平区。
技术介绍
—般而言，动态随机存取内存是利用一个电容来储存每一个位元的数据。电容能够被充电或放电来代表一个二进制位元(bit)是1还是0。位元线经由一个场效晶体管电性连接于电容，以读写电容内储存的数据。场效晶体管藉由允许或阻止位元线与电容之间的载子通道的电流流通，来控制位元线对电容数据的存取。具体来说，位元线连接至晶体管的源极区，电容连接至晶体管的漏极区，而栅极位于源极区与漏极区之间。字元线连接至栅极，以控制栅极的电压，进而通过允许或阻止载子通道的电流流通来控制位元线与电容之间的电性连接。为了使动态随机存取内存具有更高的单元密度，上述的电子单元被配置成更紧凑。这容易造成一些问题，例如相邻的电子单元之间容易产生互扰。具体而言，经由字元线传送至栅极的讯号，可能会影响邻近栅极的电压大小。当两个邻近栅极之间的区域具有不适当的掺杂浓度分布，这样的问题尤其严重。现有的技术中，源极区和漏极区是通过实施一次高剂量的掺杂注入而形成。接着，可通过对载子通道与漏极区之间的边界实施低剂量的掺杂注入，来降低热载子效应并减少漏电流，亦即，形成轻掺杂区(lightly doped drain)。源极区的高浓度掺杂有助于实现位元线和由栅极控制的载子通道之间的电性连接。但是，若将源极区设置于两个紧密配置的栅极之间，源极区的掺杂浓度过高可能导致字元线间耦合现象的问题发生。反之，若源极区的掺杂浓度过低，除了可能导致位元线与载子信道之间的电性连接不足，也可能导致字元线干扰(word line disturb)的问题发生。据此，源极区整体的掺杂浓度分布是动态随机存取内存性能优劣的关键之一。然而，一次高剂量掺杂注入的结果，容易在源极区形成不均匀的掺杂浓度分布，例如，在源极区某些部分可具有较佳的掺杂浓度，但是在源极区其他部分具有过高或过低的掺杂浓度。因此，如何在源极区形成一个掺杂浓度实质上均匀分布的区域，同时形成一个相对低掺杂浓度的漏极区以减少漏电现象，是本
所欲解决的课题之一。
技术实现思路
本专利技术实施例提供一种晶体管，所述晶体管包括两个栅极结构、设置于所述两个栅极结构之间的一位元线接点(包括一源极区)以及两个电容接点(包括漏极区)。所述位元线接点具有一掺杂浓度实质上均匀分布的区域，以降低两个栅极结构之间可能产生的字元线间耦合和字元线干扰。相对于位元线接点的掺杂浓度而言，两个所述电容接点可具有较低的掺杂浓度，以减少栅极诱导漏极漏电流。此外，一种制造晶体管的方法在此提出。本专利技术实施例提供一种晶体管，所述晶体管位于一基材上。所述晶体管包括一位元线接点、两个电容接点以及两个沟槽。在每一个所述沟槽内，一介电层覆盖所述沟槽的内侧表面，一栅极结构设置于所述介电层上。所述位元线接点包括一平区，所述平区是通过注入低剂量的掺杂至所述基材至少两次所形成。两个所述电容接点分别位于两个所述沟槽的一侧，每一个所述电容接点与所述位元线接点分别位于对应的所述沟槽的相对两侧。每一个所述电容接点包括一漏极区，每一个所述漏极区是通过注入低剂量的掺杂至所述基材一次所形成。每一个所述沟槽是形成于所述基材上，且每一个所述沟槽是位于所述位元线接点与对应的所述电容接点之间。所述平区的顶端是高于每一个所述栅极结构的顶端，所述平区的底端是低于每一个所述栅极结构的底端。所述平区具有实质上均匀分布的掺杂浓度，所述平区的掺杂浓度是大于所述位元线接点之中位于所述平区下方的其他区域的掺杂浓度，且所述平区的掺杂浓度是大于每一个所述电容接点的掺杂浓度。在本专利技术一实施例中，所述晶体管连接于一位元线、两个字元线以及两个电容结构。所述位元线连接于所述位元线接点，两个所述字元线分别连接于两个所述栅极结构，两个所述电容结构分别相邻于两个所述电容接点。本专利技术实施例还提供一种晶体管的制造方法，所述晶体管的制造方法包括下列步骤:提供一基材，所述基材上形成有两个沟槽，其中两个所述沟槽之间定义出一位元线接点，每一个所述沟槽的相对于所述位元线接点的一侧定义出一电容接点；设置一介电层于每一个所述沟槽内；设置一导电材料于每一个所述介电层上，藉以形成一栅极结构于每一个所述沟槽内；注入低剂量的掺杂至所述基材的所述位元线接点以及两个所述电容接点，藉以形成一漏极区于每一个所述电容接点；以及，再一次注入低剂量的掺杂至所述基材的所述位元线接点，藉以形成一平区于所述位元线接点，所述平区具有实质上均匀分布的掺杂浓度，所述平区的顶端是高于每一个所述栅极结构的顶端，所述平区的底端是低于每一个所述栅极结构的底端。在本专利技术一实施例中，所述晶体管的制造方法进一步包括:将一位元线连接至所述位元线接点，将两个字元线分别连接至两个所述栅极结构，且形成两个电容结构分别相邻于两个所述电容接点。为使能更进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图，然而所附图式仅提供参考与说明用，并非用来对本专利技术加以限制者。【附图说明】图1为本专利技术第一实施例的晶体管的制造方法的步骤流程图；图2为本专利技术第一实施例的晶体管的位元线接点的掺杂浓度曲线图；图3为本专利技术第一实施例的晶体管的侧视示意图；图4为本专利技术第二实施例的晶体管的制造方法的步骤流程图；图5为本专利技术第二实施例的晶体管的位元线接点的掺杂浓度曲线图；图6为本专利技术第三实施例的晶体管在制造过程中的侧视示意图。【具体实施方式】(第一实施例)请参图1，本专利技术的第一实施例提供一种晶体管的制造方法，所述晶体管的制造方法包括以下步骤。首先，如图1的步骤S1，提供基材1，基材1上形成有两个沟槽2，其中两个沟槽2之间定义出位元线接点3，每一个沟槽2的相对于位元线接点3的一侧定义出电容接点4。接着，如图1的步骤S3，设置介电层21于每一个沟槽2内，每一个介电层21覆盖对应的沟槽2的内侧表面。然后，如图1的步骤S5，设置一导电材料于每一个介电层21上，藉以形成栅极结构22于每一个沟槽2内。接着，如图1的步骤S7，注入低剂量的掺杂至基材1的位元线接点3及两个电容接点4。以本具体实施例而言，所述注入低剂量的掺杂至基材1的位元线接点3及两个电容接点4的步骤，例如是以1.9el3掺杂原子/立方公分(dopant atoms/cm3)的掺杂剂量及25千电子伏特(KeV)的掺杂能量，注入磷掺杂至基材1的位元线接点3及两个电容接点4，但本专利技术并不以此为限。接着，如图1的步骤S9，再一次注入低剂量的掺杂至基材1的位元线接点3。以本具体实施例而言，所述再一次注入低剂量的掺杂至基材1的位元线接点3的步骤，例如是以5el2至5el3掺杂原子/立方公分的掺杂剂量及35千电子伏特的掺杂能量，注入磷掺杂至基材1的位元线接点3，但本专利技术并不以此为限。请参图2当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种晶体管，位于一基材上，其特征在于，该晶体管包括：两个沟槽，形成于所述基材上，在每一个所述沟槽内：一介电层覆盖所述沟槽的内侧表面；以及一栅极结构设置于所述介电层上；一位元线接点，位于两个所述沟槽之间，所述位元线接点包括一平区，所述平区是通过注入低剂量的掺杂至所述基材至少两次所形成；以及两个电容接点，分别位于两个所述沟槽的一侧，每一个电容接点与所述位元线接点分别位于对应的所述沟槽的相对两侧，每一个电容接点包括一漏极区，每一个所述漏极区是通过注入低剂量的掺杂至所述基材一次所形成；其中，所述平区的顶端是高于每一个所述栅极结构的顶端，所述平区的底端是低于每一个所述栅极结构的底端，所述平区具有实质上均匀分布的掺杂浓度，所述平区的掺杂浓度是大于所述位元线接点之中位于所述平区下方的其他区域的掺杂浓度，且所述平区的掺杂浓度是大于每一个所述电容接点的掺杂浓度。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李宗翰，施能泰，胡耀文，
申请(专利权)人：华亚科技股份有限公司，
类型：发明
国别省市：中国台湾;71