n型半导体器件及其制造方法技术

本申请公开了一种n型半导体器件及其制造方法。该器件的结构包括：半导体衬底；沟道区，位于所述半导体衬底上；栅堆叠，位于所述沟道区上，所述栅堆叠包括栅介质层和栅电极，所述栅介质层位于所述沟道区上，所述栅电极位于栅介质层上；源/漏区，位于所述沟道区两侧且嵌入所述半导体衬底中；其中，在所述栅介质层的上表面、下表面、以及所述栅电极的下表面中至少一个表面分布有Hf、La、Er、Y或Ta中的一种或多种的组合。本发明专利技术的实施例适用于MOSFET的制造。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件及其制造方法，尤其涉及ー种高k栅介质/金属栅半导体器件和制造方法，其通过在高k栅介质的上、下界面和金属栅电极下表面引入铝元素，有助于η型金属栅功函数的调节。
技术介绍
40多年来，集成电路技术按摩尔定律持续发展，特征尺寸不断縮小，集成度不断提高，功能越来越強。目前，金属氧化物半导体场效应晶体管(MOSFET)的特征尺寸已进入亚50nm。伴随器件特征尺寸的不断减小，如果仍采用传统的氧化硅栅介质/多晶硅形成的栅堆叠，栅介质漏电会成指数规律急剧增加，多晶硅耗尽效应越来越严重，多晶硅电阻也会随之増大。为了克服以上困难，エ业界开始采用高k栅介质和金属栅电极形成新型栅堆叠结 构代替传统的栅堆叠。高k栅介质在保持具有相同的等效氧化层厚度的前提下，具有更高的物理厚度，从而有效减小了栅介质漏电，并且金属栅电极可以从根本上消除多晶硅耗尽效应。为了获得合适的阈值电压，通常要求nMOSFET金属栅材料的功函数在4.2eV附近，然而具有如此低功函数的金属材料化学稳定性差，易与栅介质发生反应，导致器件性能的退化。因此采用这种金属材料来调节η型器件的功函数很不现实。因此有必要引进ー种本文档来自技高网...

【技术保护点】
一种n型半导体器件，包括：半导体衬底；沟道区，位于所述半导体衬底上；栅堆叠，位于所述沟道区上，所述栅堆叠包括栅介质层和栅电极层，所述栅介质层位于所述沟道区上，所述栅电极层位于栅介质层上；源/漏区，位于所述沟道区两侧且嵌入所述半导体衬底中；其中，在所述栅介质层的上表面、下表面、以及所述栅电极的下表面中的至少一个表面分布有Hf、La、Er、Y或Ta中的一种或多种的组合。

【技术特征摘要】

【专利技术属性】
技术研发人员：许高博，徐秋霞，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：