一种新型GaN基凹槽栅MISFET器件制造技术

本实用新型专利技术提供一种半导体器件制备技术，具体涉及一种新型GaN基凹槽栅MISFET器件，由下往上依次包括衬底，应力缓冲层，GaN外延层，AlGaN势垒层，反应刻蚀形成凹槽，在位生长AlN薄层，栅极绝缘介质层，两端形成源极和漏极，凹槽沟道处的绝缘层上沉积栅极。本实用新型专利技术工艺简单，可以很好地解决传统干法或者湿法刻蚀凹槽时对栅极区域造成的损伤，可形成高质量的MIS界面以提升凹槽栅MISFET的器件性能，如降低栅极漏电流和导通电阻以及改善阈值电压稳定性等。

【技术实现步骤摘要】

本技术涉及半导体器件的
，更具体地，涉及一种新型GaN基凹槽栅MISFET器件。
技术介绍
氮化镓（GaN）材料具有禁带宽度大、击穿电场强度高、电子饱和漂移速度大、热导率高等优点，十分适合制作大功率、高频、高温电力电子器件。在电力电子应用领域，为了满足失效安全，场效应晶体管(FET)器件必须实现常关型(又称增强型)工作，而且在某些场合阈值电压需要至少为4-5V。而对于常规的AlGaN/GaN异质结场效应晶体管(HFET)，由于界面高浓度、高迁移率的二维电子气(2DEG)的存在，即使在外加栅压为零时，器件也处于开启状态（常开型器件）。为了解决这些问题，采用MIS结构的绝缘栅场效应晶体管(MISFET)是一条有效的技术路线。GaN基凹槽栅MISFET器件在保留接入区2DEG浓度（不牺牲器件导通特性）的前提下，降低甚至完全去除零偏压时栅极下方的2DEG，且能采用MIS结构栅极而实现了高阈值电压。但是，传统的凹槽制备是采用感应耦合等离子体(ICP)或反应离子刻蚀(RIE)设备对栅极下方的AlGaN势垒层进行刻蚀。由于等离子体的使用会对沟道区域的晶格造成损伤，进而影响MIS界面的可靠性和稳定性。此外，AlGaN和GaN材料的选择刻蚀比率较小，因此较难实现刻蚀的自停止，工艺重复性较差。这两点限制该混合型MISFET的沟道迁移率的提升，从而增加了器件的导通电阻。数字湿法刻蚀利用多次氧化及化学溶液腐蚀可以获得工艺可控的常关型凹槽栅MISFET器件，且能有效去除等离子损伤。然而凹槽边缘不齐整、栅极区域有尖锥状AlGaN残留、GaN沟道层的表面亦能观测到大量的刻蚀孔洞。采用选择区域外延技术制备凹槽亦可以去除栅极区域的等离子损伤，改善了MIS界面特性,但是外延工艺较复杂。因此有必要寻求一种选择区域生长界面保护方法，以克服传统工艺中的缺点，从而获得更高的迁移率及阈值电压。由于GaN基材料的外延是在其合成速率略大于分解速率的准平衡状态下实现，因此，在化学气相沉积系统中只有氮气，氢气或者氮气和氢气的混合气体而没有生长源时，可以通过调节生长参数使得GaN基材料的分解速率略大于合成速率，从而在掩膜的辅助下将栅极区域的AlGaN外延层沿着生长反应的逆过程进行逐层分解，获得凹槽。
技术实现思路
本技术为克服上述现有技术所述的至少一种缺陷，提供一种新型GaN基凹槽栅MISFET器件，可以很好地解决传统干法或者湿法刻蚀凹槽时对栅极区域造成的损伤，可形成高质量的MIS界面以提升凹槽栅MISFET的器件性能。为解决上述技术问题，本技术采用的技术方案是：一种新型GaN基凹槽栅MISFET器件，其中，由下往上依次包括衬底，应力缓冲层，GaN外延层，AlGaN势垒层，反应刻蚀形成凹槽，在位生长AlN薄层，栅极绝缘介质层，两端形成源极和漏极，凹槽沟道处的绝缘层上沉积栅极。制备上述器件时，可用下述方法。一种新型GaN基凹槽栅MISFET的制备方法，其中，利用GaN材料生长反应的逆过程将栅极区域AlGaN去除而获得凹槽，并通过在位沉积AlN薄层提升MIS界面质量；具体包含以下步骤：S1、在衬底上生长应力缓冲层；S2、在应力缓冲层上生长GaN外延层；S3、在GaN外延层（3）上生长AlGaN势垒层；S4、在AlGaN势垒层上沉积一层SiO2，作为掩膜层；S5、通过光刻及湿法腐蚀的方法，去除栅极区域的掩膜层；S6、去除栅极区域的AlGaN势垒层；S7、在位生长AlN薄层；S8、沉积栅极绝缘介质层；S9、干法刻蚀完成器件隔离，同时刻蚀出源极和漏极欧姆接触区域；S10、在源极和漏极区域蒸镀上源极和漏极欧姆接触金属；S11、在凹槽处介质层上栅极区域蒸镀栅极金属。具体的，所述的步骤S6中，利用GaN材料生长反应的逆过程将栅极区域AlGaN去除而获得凹槽；所述的步骤S7中,在位沉积AlN薄层提升MIS界面质量。所述的衬底为 Si 衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底中的任一种。所述的应力缓冲层为AlN、AlGaN、GaN的任一种或组合；应力缓冲层厚度为10 nm~100 μm。所述的GaN外延层为非故意掺杂的GaN外延层或掺杂的高阻GaN外延层，所述掺杂高阻层的掺杂元素为碳或铁；GaN外延层厚度为100 nm~100 μm。所述的外延层为AlGaN势垒层，AlGaN层厚度为5-50 nm，且铝组分浓度可变化。所述的AlGaN势垒层材料还可以为AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合。所述的AlGaN势垒层中，与GaN层之间还可以插入AlN薄层，厚度为0-10 nm。所述的外延层为高质量的AlN层，厚度为0-10 nm；所述绝缘介质层为Al2O3、HfO2、SiO2或SiN等，厚度为1-100 nm；形成AlN/介质层堆叠结构。所述的源极和漏极材料为Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/TiN合金；栅极材料为Ni/Au合金、Pt/Al合金、Pd/Au合金或TiN/Ti/Au合金；所述步骤S1中的应力缓冲层、步骤S2中的GaN外延层、步骤S3中的AlGaN外延层及步骤S7中的AlN的生长方法为金属有机化学气相沉积法、分子束外延法等高质量成膜方法；所述步骤S4中掩膜层的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法；所述步骤S6的凹槽刻蚀方法是在金属有机化学气相沉积系统中利用氮气，氢气或者氮气和氢气的混合气体使AlGaN外延层逐层分解。另外，也可以利用下述方法步骤表达本技术。利用GaN材料生长反应的逆过程将栅极区域AlGaN去除而获得凹槽，并通过在位沉积AlN薄层提升MIS界面质量。具体包含以下步骤：1. 提供需要进行凹槽栅极刻蚀的AlGaN/GaN异质结材料；2. 在所述材料上沉积一介质层，形成掩膜层；3. 在所述掩膜层上利用光刻显影技术，显露出栅极区域；4. 使用化学溶液去除栅极区域的掩膜材料，保留其他区域的掩膜材料，实现掩膜层图形化；5. 在所述掩膜图形的辅助下，实现凹槽刻蚀。6. 在所述掩膜图形的辅助下，在凹槽区域在位生长一层AlN薄层。进一步的，所述的步骤1中，所述的衬底是具有不同成分的多层外延层衬底。所述的步骤2中，介质层是通过等离子体增强化学气相沉积或原子层沉积或物理气相沉积或者磁控溅射形成。所述介质层为SiO2或者SiN。所述的步骤3中，所述光刻胶为正性或负性光刻胶。所述的步骤4中，所述介质层去除使用的化学溶液是氢氟酸水溶液或者氢氟酸和氟化铵的混合溶液。所述的步骤5中，所述凹槽刻蚀为金属有机化学气相沉积法或分子束外延法。反应气体为H2、N2、或者H2与N2的混合气体。所述的步骤6中，所述AlN薄层的在位生长为金属有机化学气相沉积法或分子束外延法。与现有技术相比，有益效果是：本技术一种新型GaN基凹槽栅MISFET器件，由于利用GaN材料生长反应的逆过程将栅极区域AlGaN去除而获得凹槽，可以很好地解决传统干法或者湿法刻蚀凹槽时对栅极区域造成的损伤。该方法不需要使用化学溶剂，可以避免凹槽栅区域的腐蚀孔洞及湿法刻蚀残留物。此外，通过在位形成高质量AlN薄本文档来自技高网...

【技术保护点】
一种新型GaN基凹槽栅MISFET器件，其特征在于，由下往上依次包括衬底（1），应力缓冲层（2），GaN外延层（3），AlGaN势垒层（4），反应刻蚀形成凹槽，在位生长AlN薄层（5），栅极绝缘介质层（6），两端形成源极（7）和漏极（8），凹槽沟道处的绝缘层（6）上沉积栅极（9）。

【技术特征摘要】
1.一种新型GaN基凹槽栅MISFET器件，其特征在于，由下往上依次包括衬底（1），应力缓冲层（2），GaN外延层（3），AlGaN势垒层（4），反应刻蚀形成凹槽，在位生长AlN薄层（5），栅极绝缘介质层（6），两端形成源极（7）和漏极（8），凹槽沟道处的绝缘层（6）上沉积栅极（9）。2.根据权利要求1所述的一种新型GaN基凹槽栅MISFET器件，其特征在于：所述的衬底（1）为 Si 衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底中的任一种。3.根据权利要求1所述的一种新型GaN基凹槽栅MISFET器件，其特征在于：所述的应力缓冲层（2）为AlN、AlGaN、GaN的任一种或组合；应力缓冲层厚度为10 nm~100 μm。4.根据权利要求1所述的一种新型GaN基凹槽栅MISFET器件，其特征在于：所述的GaN外延层（3）为非故意掺杂的GaN外延层或掺杂的高阻GaN外延层，GaN外延层厚度为100 nm~100 μm。5.根据权利要求1所述的一种新型GaN基凹...

【专利技术属性】
技术研发人员：刘扬，李柳暗，
申请(专利权)人：中山大学，
类型：新型
国别省市：广东;44