分离栅式闪存器件及制备方法技术

本发明专利技术提供了一种分离栅式闪存器件及制备方法，将Flash工艺与CMOS工艺进行整合，利用自对准的工艺来制备浮栅和控制栅，相比较传统技术而言工艺更容易控制，进而可进一步缩小器件的关键尺寸；本发明专利技术通过将浮栅制备在衬底内，这有利于提高沟道长度，使得衬底中的载流子更容易穿透氧化层进入浮栅，提高了载流子迁移率，并有效的抑制了沟道的漏电流，进而提升器件的性能。

【技术实现步骤摘要】

本专利技术涉及储存器制备领域，具体涉及一种分离栅式闪存器件及制备方法。
技术介绍
随着科技的不断发展，手机、数码相机、PSP等设备由于携带方便、娱乐性较强受到了人们的青睐，这些可移动电子设备都需要借助存储器来进行数据的读取和存储，因此伴随着人们对电子设备需求量的不断增加，对存储器技术的研究成为了信息技术研究的重要方向，为了更好地提高存储密度和数据存储的可靠性，研发重点逐渐主要集中在非易失性存储器(NVM，non-volatile memory)。Flash(闪存)是一种长寿命的非易失性存储器，在断电后仍能保持所储存的数据信息，同时由于体积小而被广泛应用。目前开发出一种先进的分离栅闪存，如图1所示为现有技术中分离栅闪存的示意图，该分离栅闪存包括有浮栅(floating gate，FG)、控制栅(control gate，CG)、擦除栅(erase gate，EG)、字线(word line，WL)，同时在衬底内设置有源线(source line，SL)和位线(bit line，BL)。由于该结构采用了新型的源端注入方式来提供编程的动力，相比较传统技术所采用漏极侧通道热电子编程方法，极大降低了功耗。综上，分离栅闪存由于具有卓越的可靠性，工作能耗较低，可制造性较强等诸多优点，逐渐被广泛制造并使用。图2a～2k为现有技术70nm～120nm技术节点制备分离栅式闪存器件的流程图，具体步骤如下：刻蚀形成浮栅1之上的控制栅2，形成图2a所示的结构；再于侧壁依次制备一层氧化层3和氮化物薄膜4，如图2b所示；之后再制备一偏移氧化层侧墙5覆盖在薄膜4的侧壁，如图2c所示；之后进行光刻工艺将控制栅2中间的区域进行覆盖，而后进行一离子注入工艺，如图2d所示；同时将字线一侧的偏移氧化层侧墙5去除，再刻蚀形成存储单元，形成图2e所示结构；再于存储单元两侧制备一氧化层侧墙6，如图2f所示；进行光刻和源端(source)离子注入工艺，在存储单元之间的衬底内形成源极，如图2g所示；之后再去除存储单元之间的偏移氧化层侧墙5与氧化层侧墙6，形成如图2h所示结构；制备一隧穿氧化层7将器件的表面进行覆盖后，再刻蚀去除存储单元以外区域的隧
穿氧化层(即去除字线区的隧穿氧化层)，形成图2i所示结构；在字线区再次沉积一层氧化层(WL oxide)8，之后再沉积多晶硅层并进行研磨和刻蚀形成擦除栅(EG)9和字线(WL)10，并进行漏端(drain)掺杂工艺，形成漏极，最终形成的结构如图2k所示。但是采用以上制备方法制备出的闪存器件由于需要利用多次光刻工艺，而光刻工艺的代价非常昂贵，尤其是当技术节点缩小到一定程度时，光刻的成本直线上升，光刻的精度也会受到影响；同时若采用一次光刻和刻蚀工艺来同时形成浮栅和控制栅，由于刻蚀一般要经过刻蚀阻挡层、控制栅、介质层、浮栅和隧穿氧化层，其刻蚀难度较大，同时随着刻蚀的不断进行，需要预先涂覆较大厚度的光刻胶，因此不可避免增加了生产成本。同时，依照现有技术制备的闪存器件一般为平面型的半导体器件，由于工艺比较复杂，器件的隔离性较差；同时由于栅极的各个部位均位于衬底之上，因此导致存储单元的整体高度较高，这增大了器件的尺寸。因此，如何进一步的提高分离栅闪存器件的性能一直为本领域技术人员所研究的方向。
技术实现思路
本专利技术公开了一种制备分离栅式闪存器件的方法，其中，包括以下步骤：步骤A：提供一衬底，在所述衬底上表面按照自下而上顺序依次覆盖有衬垫氧化层和介质层；进行图案化处理，在所述介质层和所述衬垫氧化层中形成若干组开口对，利用所述开口对刻蚀所述衬底，以在所述衬底内形成若干组沟槽对；步骤B：在所述沟槽内制备浮栅以将沟槽进行填充；于所述浮栅顶部按照从下至上顺序依次制备绝缘层和控制栅；步骤C：进行第一离子注入工艺，在每一组沟槽对的两个沟槽之间的衬底内形成源极掺杂区；步骤D：在每一组沟槽对的两个沟槽顶部的控制栅之间的间隙制备擦除栅，以及在每个所述控制栅背离所述擦除栅的另一侧形成字线结构，之后在所述字线结构的侧壁制备侧墙；步骤E：进行第二离子注入工艺，在所述沟槽背离所述源极掺杂区的另一侧衬底内形成漏极掺杂区。上述的方法，其中，在步骤B中，制备所述浮栅的步骤包括：步骤B1：在所述沟槽暴露的表面制备一层浮栅氧化层；步骤B2：沉积第一多晶硅层覆盖在介质层之上并将各沟槽和开口进行填充，对第一多晶硅层进行回蚀，保留位于沟槽中的第一多晶硅层作为浮栅。上述的方法，其中，在步骤B中，制备所述控制栅的步骤包括：步骤B3：沉积一绝缘层覆盖在所述浮栅顶部以及所述开口侧壁和所述介质层上表面，继续沉积第二多晶硅层覆盖在所述绝缘层上表面，并将所述开口予以填充；步骤B4：减薄第二多晶硅层使其顶部与所述介质层顶部齐平；步骤B5：移除介质层、衬垫氧化层以及部分绝缘层，并保留位于第二多晶硅层底部的绝缘层。上述的方法，其中，所述绝缘层为包含氧化物-氮化物-氧化物三明治结构的ONO层。上述的方法，其中，在步骤B5中，移除第部分所述绝缘层后，还包括实施一高温修复的步骤，进而修复在去除所述绝缘层时对所述第二多晶硅层和位于第二多晶硅层底部的绝缘层造成的损伤。上述的方法，其中，步骤D的具体步骤为：步骤D1：沉积隧穿氧化层将衬底及控制栅暴露的表面予以覆盖，并在沟槽背离所述源极掺杂区的另一侧衬底中进行字线阈值电压调节的离子注入工艺，以调整字线阈值电压；步骤D2：移除每个沟槽背离所述源极掺杂区的另一侧衬底表面的隧穿氧化层，并在衬底因移除隧穿氧化层而暴露的表面形成字线氧化层；步骤D3：沉积第三多晶硅层覆盖在字线氧化层和剩余的隧穿氧化层之上，减薄第三多晶硅层使其顶部与所述控制栅的顶部齐平；第三多晶硅层因减薄在所述间隙中被保留并间隔开而形成的孤立的部分，作为所述擦除栅；步骤D4：移除控制栅外侧的部分所述第三多晶硅层及字线氧化层，形成所
述控制栅背离所述擦除栅的另一侧的字线结构；步骤D5：在所述字线结构的侧壁制备侧墙。上述的方法，其中，在进行字线阈值电压调节的离子注入工艺前，先进行光刻工艺，利用光刻胶将所述源极掺杂区及位于源极掺杂区两侧的控制栅进行覆盖。上述的方法，其中，在形成所述控制栅背离所述擦除栅的另一侧的字线结构的步骤中，利用图案化的光刻胶覆盖于第三多晶硅层上，且该光刻胶中暴露出控制栅外侧的一部分第三多晶硅层，并利用图案化的光刻胶为刻蚀掩膜依次刻蚀移除控制栅外侧的一部分所述第三多晶硅层及其下方的字线氧化层。上述的方法，其中，所述方法还包括：在形成漏极掺杂区后，在源极掺杂区、漏极掺杂区、字线结构、控制栅和擦除栅的顶部制备金属硅化物。同时本专利技术还提供了一种分离栅式闪存器件，其中，包括：衬底，所述衬底中具有若干组沟槽对；浮栅和控制栅，所述浮栅位于所述沟槽内，所述控制栅位于所述浮栅之上并通过一绝缘层与所述浮栅进行隔离，且所述绝缘层位于所述衬底上表面之上；在每一组沟槽对的两个沟槽顶部的控制栅之间的间隙形成有擦除栅，且在各所述控制栅背离所述擦除栅的另一侧设置有字线结构；每一组沟槽对的两个沟槽之间的衬底内形成有源极掺杂区，且在所述沟槽背离所述源极掺杂区的另一侧衬底内形成有漏极掺杂区。上述的分离栅式闪存器件，其中，所述浮栅与所述衬底之间通过浮栅氧化层进行隔离。上述的分离栅式闪存器件本文档来自技高网...

【技术保护点】
一种制备分离栅式闪存器件的方法，其特征在于，包括以下步骤：步骤A：提供一衬底，在所述衬底上表面按照自下而上顺序依次覆盖有衬垫氧化层和介质层；进行图案化处理，在所述介质层和所述衬垫氧化层中形成若干组开口对，利用所述开口对刻蚀所述衬底，以在所述衬底内形成若干组沟槽对；步骤B：在所述沟槽内制备浮栅以将沟槽进行填充；于所述浮栅顶部按照从下至上顺序依次制备绝缘层和控制栅；步骤C：进行第一离子注入工艺，在每一组沟槽对的两个沟槽之间的衬底内形成源极掺杂区；步骤D：在每一组沟槽对的两个沟槽顶部的控制栅之间的间隙制备擦除栅，以及在每个所述控制栅背离所述擦除栅的另一侧形成字线结构，之后在所述字线结构的侧壁制备侧墙；步骤E：进行第二离子注入工艺，在所述沟槽背离所述源极掺杂区的另一侧衬底内形成漏极掺杂区。

【技术特征摘要】
1.一种制备分离栅式闪存器件的方法，其特征在于，包括以下步骤：步骤A：提供一衬底，在所述衬底上表面按照自下而上顺序依次覆盖有衬垫氧化层和介质层；进行图案化处理，在所述介质层和所述衬垫氧化层中形成若干组开口对，利用所述开口对刻蚀所述衬底，以在所述衬底内形成若干组沟槽对；步骤B：在所述沟槽内制备浮栅以将沟槽进行填充；于所述浮栅顶部按照从下至上顺序依次制备绝缘层和控制栅；步骤C：进行第一离子注入工艺，在每一组沟槽对的两个沟槽之间的衬底内形成源极掺杂区；步骤D：在每一组沟槽对的两个沟槽顶部的控制栅之间的间隙制备擦除栅，以及在每个所述控制栅背离所述擦除栅的另一侧形成字线结构，之后在所述字线结构的侧壁制备侧墙；步骤E：进行第二离子注入工艺，在所述沟槽背离所述源极掺杂区的另一侧衬底内形成漏极掺杂区。2.如权利要求1所述的方法，其特征在于，在步骤B中，制备所述浮栅的步骤包括：步骤B1：在所述沟槽暴露的表面制备一层浮栅氧化层；步骤B2：沉积第一多晶硅层覆盖在介质层之上并将各沟槽和开口进行填充，对第一多晶硅层进行回蚀，保留位于沟槽中的第一多晶硅层作为浮栅。3.如权利要求1所述的方法，其特征在于，在步骤B中，制备所述控制栅的步骤包括：步骤B3：沉积一绝缘层覆盖在所述浮栅顶部以及所述开口侧壁和所述介质层上表面，继续沉积第二多晶硅层覆盖在所述绝缘层上表面，并将所述开口予以填充；步骤B4：减薄第二多晶硅层使其顶部与所述介质层顶部齐平；步骤B5：移除介质层、衬垫氧化层以及部分绝缘层，并保留位于第二多晶硅层底部的绝缘层。4.如权利要求3所述的方法，其特征在于，所述绝缘层为包含氧化物-氮化物-氧化物三明治结构的ONO层。5.如权利要求3所述的方法，其特征在于，在步骤B5中，移除第部分所述绝缘层后，还包括实施一高温修复的步骤，进而修复在去除所述绝缘层时对所述第二多晶硅层和位于第二多晶硅层底部的绝缘层造成的损伤。6.如权利要求1所述的方法，其特征在于，步骤D的具体步骤为：步骤D1：沉积隧穿氧化层将衬底及控制栅暴露的表面予以覆盖，并在沟槽背离所述源极掺杂区的另一侧衬底中进行字线阈值电压调节的离子注入工艺，以调整字线阈值电压；步骤D2：移除每个沟槽背离所述源极掺杂区的另一侧衬底表面的隧穿氧化层，并在衬底因移除隧穿氧化层而暴露的表面形...

【专利技术属性】
技术研发人员：周儒领，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31