一种半导体结构及其制造方法技术

本发明专利技术提供了一种半导体结构，该结构包括衬底、源区绝缘塞、漏区凹槽、半导体基体、栅极堆叠、侧墙、源区、漏区，其中所述栅极堆叠位于所述半导体基体之上，所述侧墙位于所述栅极堆叠的侧壁上，所述源区、漏区嵌于所述半导体基体中，并分别位于所述栅极堆叠的两侧，所述源区绝缘塞和漏区凹槽嵌于所述衬底之中，分别靠近所述源区和漏区，所述源区绝缘塞和漏区凹槽在所述半导体基体下方至少有一部分相连，所述半导体基体夹嵌于所述源区绝缘塞和漏区凹槽之间。相应地，本发明专利技术还提供了一种半导体结构的制造方法。利于提高器件性能，抑制短沟效应，提高器件按比例缩小的能力，并降低成本，简化工艺。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及。
技术介绍
为了提高集成电路芯片的性能和集成度，器件特征尺寸按照摩尔定律不断缩小，目前已经进入纳米尺度。随着器件体积的缩小，功耗与漏电流成为最关注的问题。绝缘体上娃SOI (Silicon on Insulator)是集成电路进入深亚微米和纳米级后能突破娃材料和娃基集成电路限制的新型集成电路技术。SOI器件有源区位于绝缘层上的硅膜内，完整的介质隔离可以避免体硅器件中存在的大部分寄生效应，因而SOI器件与体硅相比具有亚阈值斜率较陡；跨导和电流驱动能力较高；易于形成浅结和全介质隔离；抗辐照能力；较好地抑制短沟道效应；无闩锁效应；源/漏寄生电容小；低电压、低功耗等特性，已成为深亚微米及纳 米级MOS器件的优选结构。主流的SOI硅片制造技术包括注氧隔离、键合再减薄、键合和注入相结合及外延层转移等。SOI硅片制造的重点在于形成器件层，由于注入、减薄、外延等工艺在一定程度上都会在器件硅层中引入缺陷，影响其上的半导体器件的性能，而且从成本上讲，SOI硅片要远高于普通硅片，这都是导致SOI硅片一般多用于抗辐照、高温、高压、低功耗等专用或高端产品领域应用，而未本文档来自技高网...

【技术保护点】
一种半导体结构，该结构包括衬底、源区绝缘塞、漏区凹槽、半导体基体、栅极堆叠、侧墙、源区、漏区，其中：所述栅极堆叠位于所述半导体基体之上；所述侧墙位于所述栅极堆叠的侧壁上；所述源区、漏区嵌于所述半导体基体中，并分别位于所述栅极堆叠的两侧；所述源区绝缘塞和漏区凹槽嵌于所述衬底之中，分别靠近所述源区和漏区，所述源区绝缘塞和漏区凹槽在所述半导体基体下方至少有一部分相连；所述半导体基体夹嵌于所述源区绝缘塞和漏区凹槽之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：朱慧珑，尹海洲，骆志炯，
申请(专利权)人：中国科学院微电子研究所，北京北方微电子基地设备工艺研究中心有限责任公司，
类型：发明
国别省市：