碳化硅衬底(SB)具有衬底表面(12B)。栅绝缘膜(15)以覆盖所述衬底表面(12B)的一部分的方式设置。栅极(17)覆盖所述栅绝缘膜(15)的一部分。接触电极(16)设置在所述衬底表面(12B)上、邻近所述栅绝缘膜(15)并与所述栅绝缘膜(15)接触、且包含具有Al原子的合金。Al原子不从所述接触电极(16)扩散到所述栅绝缘膜(15)的夹在所述衬底表面(12B)和所述栅极(17)之间的部分中。由此，在使用具有Al原子的接触电极的情况下，可提高半导体装置的栅绝缘膜(15)的可靠性。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及，更特别地涉及具有碳化硅衬底的。
技术介绍
国际公开第2009/128419号(专利文献I)公开了包含钛(Ti)和铝(Al)的材料作为以与SiC晶片(碳化硅衬底)接触的方式设置的欧姆接触电极的材料。根据该公报，通过应用上述材料，可降低与SiC晶片的接触电阻。现有技术文献专利文献 专利文献I :国际公开第2009/128419号
技术实现思路
技术问题在以与栅绝缘膜接触的方式设置具有Al原子的接触电极的情况下，在退火处理期间，接触电极中的Al原子可能扩散到栅绝缘膜中，这可能导致栅极和碳化硅衬底之间的电绝缘的可靠性降低。于是，本专利技术的目的是提供一种，其中，在使用具有Al原子的接触电极的情况下，所述半导体装置能够提高半导体装置的栅绝缘膜的可靠性。技术方案根据本专利技术的半导体装置包含碳化硅衬底、栅绝缘膜、栅极和接触电极。碳化硅衬底具有衬底表面。栅绝缘膜以覆盖衬底表面的一部分的方式设置。栅极覆盖栅绝缘膜的一部分。接触电极设置在衬底表面上、邻近栅绝缘膜并与栅绝缘膜接触、且包含具有Al原子的合金。Al原子不从接触电极扩散到栅绝缘膜的夹在衬底表面和栅极之间的部分中。根据该半导体装置，Al原子不从接触电极扩散到栅绝缘膜的夹在衬底表面和栅极之间的部分中。因此，提高了栅极和碳化硅衬底之间的电绝缘的可靠性。优选地，栅绝缘膜包含氧化硅。更优选地，氧化硅包括ニ氧化硅。优选地，接触电极具有Ti原子。因此，可降低接触电极对碳化硅衬底的接触电阻。根据本专利技术的制造半导体装置的方法具有下列步骤。准备具有衬底表面的碳化硅衬底。形成栅绝缘膜以覆盖衬底表面的一部分。在衬底表面上形成具有Al原子的接触电极，所述接触电极邻近栅绝缘膜并与栅绝缘膜接触。通过用激光束对接触电极进行退火而形成具有Al原子的合金。形成覆盖栅绝缘膜的一部分的栅极。根据该制造方法，由于利用激光束对接触电极进行退火，所以与使用其它退火方法的情况中相比，通过在更短的时间内进行局部加热而进行退火。由此，由于抑制了接触电极中的Al原子到栅绝缘膜中的扩散距离，所以可阻止Al原子到达栅绝缘膜的夹在衬底表面和栅极之间的部分。因此，提高了栅极和碳化硅衬底之间的电绝缘的可靠性。优选地，栅绝缘膜包含氧化硅。更优选地，氧化硅包括ニ氧化硅。优选地，接触电极具有Ti原子。因此，可降低接触电极对碳化硅衬底的接触电阻。优选地，激光束的波长为386nm以下。因此，激光束具有对应于4H多型碳化硅的带隙的能量以上的光子能。因此，由于将激光束更可靠地吸收在碳化硅衬底的表面中，所以可更有效地进行退火。专利技术效果从以上说明可清楚，根据本专利技术，提高了栅极和碳化硅衬底之间的电绝缘的可靠性。 附图说明图I是剖视图，示意性地显示在本专利技术ー个实施方式中的半导体装置的构造。图2是流程图，显示制造图I中的半导体装置的方法的概略。图3是流程图，显示图2中的欧姆电极形成步骤的细节。图4是剖视图，示意性地显示在制造图I中的半导体装置的方法中的第一步骤。图5是剖视图，示意性地显示在制造图I中的半导体装置的方法中的第二步骤。图6是剖视图，示意性地显示在制造图I中的半导体装置的方法中的第三步骤。图7是剖视图，示意性地显示在制造图I中的半导体装置的方法中的第四步骤。图8是剖视图，示意性地显示在制造图I中的半导体装置的方法中的第五步骤。图9是剖视图，示意性地显示在制造图I中的半导体装置的方法中的第六步骤。图10是光学显微镜照片，显示在埋设在ニ氧化硅膜中的Ti/Al图案的退火时Al原子的热扩散方式。图11是光学显微镜照片，显示在埋设在ニ氧化硅膜中的Al图案的退火时Al原子的热扩散方式。具体实施例方式在下文中參考附图描述本专利技术的实施方式。首先，将一般地描述本专利技术中的MOSFET (金属氧化物半导体场效应晶体管)的构造。參考图1，MOSFETI具有碳化硅衬底SB、栅绝缘膜15、栅极17、源极22、钝化膜21和漏极20。源极22具有接触电极16和源极布线19。碳化硅衬底SB具有衬底表面12B。栅绝缘膜15以覆盖衬底表面12B的一部分的方式设置。栅极17覆盖栅绝缘膜15的一部分。接触电极16设置在衬底表面12B上、邻近栅绝缘膜15并与栅绝缘膜15接触。此外，接触电极16包含具有Al原子的合金。Al原子不从接触电极16扩散到栅绝缘膜15的夹在衬底表面12B和栅极17之间的部分中。例如，可将Al与Ti、Ni和Si中的至少任ー种的合金用作上述具有Al原子的合金。此外，例如，可将SiO2膜、SiON膜或ONO膜用作栅绝缘膜15。此处，ONO膜指的是具有氧化膜-氮化膜-氧化膜的三层结构的膜。SiO2可用于该氧化膜，Si3N4可用于该氮化膜。现在将描述M0SFET1的构造的细节。MOSFETI包含作为由碳化硅(SiC)构成且具有η型导电型(第一导电型)的晶片的n+SiC晶片11，充当由SiC构成的半导体层且具有η型导电型(第一导电型)的n_SiC层12，充当具有P型导电型(第二导电型)的第二导电型区域的ー对P体13，充当具有η型导电型(第一导电型)的高浓度第一导电型区域的η+源区域14，和充当具有P型导电型(第ニ导电型)的高浓度第二导电型区域的P+区域18。其中形成有P体13、η+源区域14和P+区域18的n_SiC层12与n+SiC晶片11构成由碳化硅构成的碳化硅衬底SB。n+SiC晶片11包含高浓度的η型杂质(具有η型导电型的杂质)如N(氮)。rTSiC层12以例如约10 μ m的厚度形成在n+SiC晶片11的ー个主表面IIA上，且所述n_SiC层12通过包含η型杂质而具有η型导电型。rTSiC层12中包含的η型杂质的例子包括N (氮)，并且以比n+SiC晶片11中包含的η型杂质的浓度低的浓度，例如以5 X IO15CnT3的浓度包含η型杂质。形成ー对P体13，使得所述P体彼此分离，从而包括n_SiC层12中的衬底表面12B，并且所述ー对P体通过包含P型杂质(具有P型导电型的杂质)而具有P型导电型(第二导电型)。例如，采用A1、B (硼)等作为P体13中包含的P型杂质，并且以比n+SiC晶片11 中包含的η型杂质的浓度低的浓度，例如以IX IO17CnT3的浓度包含P型杂质。η+源区域14形成在每个P体13内部，以便包括衬底表面12Β且被ρ体13包围。η+源区域14以比rTSiC层12包含中的η型杂质的浓度高的浓度，例如以lX102°cm_3的浓度包含η型杂质如P (憐)。当从在ー对ρ体13的ー个ρ体13内部形成的η+源区域14观看时，在与形成在另ー个P体13内部的η+源区域14相反的侧上，形成P+区域18以包括衬底表面12Β。ρ+区域18以比ρ体13中包含的ρ型杂质的浓度高的浓度，例如以IX 102°cm_3的浓度包含ρ型杂质如Al或B。MOSFET I还包含栅绝缘膜15、栅极17、ー对接触电极16、源极布线19、漏极20和钝化膜21。栅绝缘膜15以与衬底表面12Β接触并从ー个η+源区域14的上表面延伸到另ー个η.源区域14的上表面的方式形成在rTSiC层12的衬底表面12B上。栅绝缘膜15包含氧化硅，且氧化硅包括ニ氧化硅(SiO2)。换言之，栅绝缘膜15例如是ニ氧化硅膜。栅极17以与栅绝缘膜15接触，从而从ー个n+源区域14上延伸至另ー个n+源本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2010.11.01 JP 2010-2451501.一种半导体装置，所述半导体装置包含 碳化硅衬底(SB)，所述碳化硅衬底(SB)具有衬底表面(12B)； 栅绝缘膜(15)，所述栅绝缘膜(15)以覆盖所述衬底表面的一部分的方式设置； 栅极(17)，所述栅极(17)覆盖所述栅绝缘膜的一部分；和 接触电极(16)，所述接触电极(16)设置在所述衬底表面上、邻近所述栅绝缘膜并与所述栅绝缘膜接触、且包含具有Al原子的合金， 其中Al原子不从所述接触电极扩散到所述栅绝缘膜的夹在所述衬底表面和所述栅极之间的部分中。2.根据权利要求I所述的半导体装置，其中 所述栅绝缘膜包含氧化硅。3.根据权利要求2所述的半导体装置，其中 所述氧化硅包括二氧化硅。4.根据权利要求I所述的半导体装置，其中 所述接触电极具有Ti原子。5....
【专利技术属性】
技术研发人员：玉祖秀人，
申请(专利权)人：住友电气工业株式会社，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。