匹配器件中的纳米线电路制造技术

一种反向器器件，包括第一纳米线，其连接至电压源节点与接地节点；第一p型场效晶体管(pFET)器件，其具有设置在所述第一纳米线上的栅极；以及第一n型场效晶体管(nFET)器件，其具有设置在所述第一纳米线上的栅极。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体纳米线场效晶体管。
技术介绍
纳米线场效晶体管(FET)包括纳米线的掺杂部分，其接触沟道区并作为器件的源极区与漏极区。FET可用互补金属氧化物半导体方法制造以形成多种集成电路。
技术实现思路
根据本专利技术的一个实施例，反向器器件包括连接至电压源节 点与接地节点的第一纳米线；具有设置在所述第一纳米线上的栅极的第一 P型场效晶体管(PFET)器件；以及具有设置在所述第一纳米线上的栅极的第一 η型场效晶体管(nFET)器件。根据本专利技术的替代实施例，形成反向器器件的方法包括形成第一纳米线；形成具有设置在所述第一纳米线上的栅极的第一 P型场效晶体管(PFET)器件；形成具有设置在所述第一纳米线上的栅极的第一 η型场效晶体管(nFET)器件；以及电连接所述第一 pFET器件的所述栅极至所述第一 nFET器件的所述栅极。根据本专利技术的另一替代实施例，存储器器件包括连接至第一位线节点与接地节点的第一纳米线；具有设置在所述第一纳米线上的栅极的第一场效晶体管(FET);具有设置在所述第一纳米线上的栅极的第二 FET ;连接至电压源节点与第一输入节点的第二纳米线；具有设置在所述第二纳米线上的栅极的第三FET ;连接至所述电压源节点与第二输入节点的第三纳米线；具有设置在所述第三纳米线上的栅极的第四FET ;连接至第二位线节点与所述接地节点的第四纳米线；具有设置在所述第四纳米线上的栅极的第五FET ;以及具有设置在所述第四纳米线上的栅极的第六FET。根据本专利技术又另一替代实施例，形成存储器器件的方法包括形成连接至第一位线节点与接地节点的第一纳米线；形成具有设置在所述第一纳米线上的栅极的第一场效晶体管(FET);形成具有设置在所述第一纳米线上的栅极的第二 FET;形成连接至电压源节点与第一储存节点的第二纳米线；形成具有设置在所述第二纳米线上的栅极的第三FET ;形成连接至所述电压源节点与第二储存节点的第三纳米线；形成具有设置在所述第三纳米线上的栅极的第四FET ;形成连接至第二位线节点与所述接地节点的第四纳米线；形成具有设置在所述第四纳米线上的栅极的第五FET;以及形成具有设置在所述第四纳米线上的栅极的第六FET。透过本专利技术的技术可实现其它特征与优点。本说明书内详细描述本专利技术的其它实施例与方面，且这些实施例与方面视为所主张专利技术的一部分。为了更加了解本专利技术的优点与特征，请参阅说明与附图。附图说明在本说明书结论处的权利要求中特别指出并要求保护认为是本专利技术的主旨。从下列搭配附图的详细说明中，可了解本专利技术的上述与其它特征和优点，其中图I例示反向器电路的现有技术实例的附图。图2例示静态随机存取存储器(SRAM)电路的现有技术实例的附图。图3例示纳米线反向电路的示范实施例。图4例示纳米线SRAM电路的示范实施例。具体实施方式 集成电路可包括由纳米线沟道FET形成的许多不同类型场效应晶体管。纳米线沟道FET包括连接至源极区与漏极区的硅纳米线，以及完全(或部分)包围纳米线的栅极。沟道形成于栅极之下的纳米线的表面上(或在直径小于约5nm的纳米线的纳米线体内)。栅极完全包围纳米线时，该器件称的为环绕栅极(GAA)FET。栅极部分包围纳米线时，如同纳米线固定至绝缘体的情况，该器件称的为欧米伽栅极FET。纳米线FET可制造来形成例如nFET和pFET器件。nFET和pFET器件可相连，以形成多种集成电路器件，例如反向器以及静态随机存取存储器(SRAM)。在电路器件中，多个FET—般需要通过例如相似的阈值电压与驱动电流而匹配。晶片上形成的纳米线FET器件可包括任意数量的纳米线。该制造工艺可包括例如使用各向同性蚀刻工艺在掩埋氧化物衬底上形成硅纳米线。该蚀刻工艺产生椭圆(包括圆柱)形状的纳米线，其可悬浮在衬底之上方或可部分置于衬底上。在该纳米线上形成金属或多晶硅栅极结构。邻近该栅极结构形成源极与漏极区，并且可形成接触，以将源极、漏极和栅极结构连接至其它器件。该工艺特别可产生具有不同性质的纳米线，像是例如由于晶片上特定纳米线的位置，晶片上纳米线的直径可能与另一纳米线的直径不同。虽然在晶片上的两条不同纳米线的直径会改变，不过每一特定纳米线的直径通常维持不变，并且在所需的容差范围内。像是例如SRAM和反向器的这类集成电路器件都包含许多pFET和nFET器件，其置于设置在晶片上的纳米线上。由于这些纳米线的性质(例如纳米线直径)实现器件的操作，因此需要设置器件，使得纳米线性质差异的影响能降低。图I例示反向器的现有技术实例的附图，该反向器包括连接至nFET器件103的pFET器件101。器件101连接至电压源节点(Vdd) 106、输入节点(A) 102和输出节点(Q) 104。器件102连接至接地节点(Vss) 108、A和Q。图2例示静态随机存取存储器(SRAM)电路的现有技术实例的附图。SRAM包括连接至第一位线节点(BL) 202、第一输出节点(Q)204和字线节点(WL) 206的第一 nFET器件(M6)201。第二 nFET器件(M3) 203连接至Q节点204、接地节点(Vss) 208和第二输出节点(( )210。第一 PFET器件(M4) 2O5连接至Q节点204、g节点210和电压源节点(Vdd)2H第二 pFET器件(M2) 207连接至Vdd节点212、Q节点204和g节点210。第三nFET器件(Ml) 209连接至Vss节点208、Q节点204和&节点210。第四nFET器件(M5) 211连接至第二位线节点(瓦)213、WL节点206和&节点210。如上讨论，晶片上的纳米线可具有不同直径，影响置于纳米线上的栅极的性能特性。当器件内特定FET具有类似特性时，包括例如图I和图2现有技术实例的集成电路的性能可获得改善。因此，通过在共公线(common wire)内使用更好匹配的器件,设计集成电路使得特定FET分享公共纳米线可改善电路的性能。图3例示纳米线反向电路300的示范实施例,其如上述用衬底上形成的娃纳米线器件所制造。电路300包括连接至电压源节点(Vdd) 306与接地节点(Vss) 308的第一纳米线320。pFET器件301和nFET器件303具有设置在第一纳米线320上的栅极区(G)。器件301和303的漏极区⑶连接至输出节点(Q) 304。器件301的源极区⑶连接至Vdd节点306，且器件303的源极区(S)连接至Vss节点308。器件301和303的栅极都连接至输入节点(A)302。例示的实施例包括类似于反向电路300的第二反向电路350。反向电路350形成于第二纳米线321上。第二反向电路350的A节点302通过硅构件352连接至Q节点304。通过将FET器件301和303置于相同纳米线，导致具有类似性能特性的FET器件301和303，第一纳米线320上反向电路300的设置改善电路300的性能。利用第二反向电路350的设置，可获得类似的优点。 图4例示纳米线SRAM电路400的示范实施例，其以上述类似方式用硅纳米线器件所制造。电路400包括连接至位线节点(BL) 402与第一接地节点(Vss) 408a的第一纳米线420。第一 nFET器件(M6) 401形成于第一纳米线420上，并连接至本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.04.13 US 12/758,9391.一种反向器器件，包括 第一纳米线，连接至电压源节点和接地节点； 第一 P型场效晶体管(PFET)器件，具有设置在所述第一纳米线上的栅极；以及 第一 η型场效晶体管(nFET)器件，其具有设置在所述第一纳米线上的栅极。2.根据权利要求I的器件，其中所述器件还包括连接到所述第一pFET器件的所述栅极和所述第一 nFET器件的所述栅极的第三节点。3.根据权利要求I的器件，其中所述器件还包括 第二纳米线,连接至所述电压源节点与所述接地节点； 第二 P型场效晶体管(PFET)器件，具有设置在所述第二纳米线上的栅极；以及 第二 η型场效晶体管(nFET)器件，具有设置在所述第二纳米线上的栅极。4.根据权利要求2的器件，其中所述器件还包括连接至所述第二pFET器件的所述栅极与所述第二 nFET器件的所述栅极的第四节点。5.根据权利要求4的器件，其中所述器件包括所述第四节点与所述第一pFET器件的漏极区和所述第一 nFET器件的漏极区之间的连接。6.根据权利要求I的器件，其中所述第一纳米线为硅纳米线。7.根据权利要求I的器件，其中所述第一纳米线悬浮在衬底之上。8.ー种形成反向器器件的方法，所述方法包括 形成第一纳米线； 形成第一 P型场效晶体管(PFET)器件，其具有设置在所述第一纳米线上的栅极； 形成第一 η型场效晶体管(nFET)器件，其具有设置在所述第一纳米线上的栅极；以及 电连接所述第一 PFET器件的所述栅极至所述第一 nFET器件的所述栅扱。9.根据权利要求8的方法，其中所述方法还包括 形成第二纳米线； 形成第二 P型场效晶体管(PFET)器件，其具有设置在所述第二纳米线上的栅极； 形成第二 η型场效晶体管(nFET)器件，其具有设置在所述第二纳米线上的栅极；以及电连接所述第二 PFET器件的所述栅极至所述第二 nFET器件的所述栅极、所述第一PFET器件的漏极区以及所述第一 nFET器件的漏极区。10.根据权利要求8的方法，其中所述方法还包括将所述第一pFET器件的源极区连接至电压源节点，11.根据权利要求8的方法，其中所述方法还包括将所述第一nFET器件的源极区至接地节点。12.—种存储器器件，包括 第一纳米线，连接至第一位线节点与接地节点； 第一...

【专利技术属性】
技术研发人员：S·邦萨伦提普，G·科恩，A·马宗达，J·W·斯雷特，
申请(专利权)人：国际商业机器公司，
类型：
国别省市：