提供能够形成高纵横比的接触孔并能够抑制涂层蚀刻工序中的最小间隔的急剧减少的等离子体蚀刻方法和半导体装置的制造方法。本发明专利技术是在形成于蚀刻停止层上的氧化硅膜上形成孔的等离子体蚀刻方法，其包括：对氧化硅膜进行蚀刻的主蚀刻工序；和在主蚀刻工序之后，在蚀刻停止层至少一部分露出的状态下进行的蚀刻工序，在所述蚀刻停止层至少一部分露出的状态下进行的蚀刻工序包括多次反复交替地进行第一蚀刻工序和第二蚀刻工序的工序，第一蚀刻工序使处理气体为C4F6气体、Ar气体和O2气体的混合气体，第二蚀刻工序使处理气体为C4F8气体、Ar气体和O2气体的混合气体，或者为C3F8气体、Ar气体和O2气体的混合气体。
【技术实现步骤摘要】
本专利技术涉及。
技术介绍
一直以来，在半导体装置的制造 工序中，使用使等离子体作用于配置于处理腔室内的基板(例如半导体晶片)进行蚀刻的等离子体蚀刻方法。例如，在半导体装置的制造工序中，在二氧化硅膜形成接触孔的等情况中，使用该等离子体蚀刻方法。此外，在接触孔中，被要求高纵横比的接触孔(HARC(High Aspect Ratio Contact),将侧壁形状维持于垂直并形成这样的接触孔是比较困难的。在这样的等离子体蚀刻方法中，已知有反复交替执行使具有高堆积性的气体条件的等离子体作用形成保护膜的期间和使具有低堆积行的气体条件的等离子体作用进行蚀刻的期间，边将侧壁形状维持于垂直边形成这样的接触孔的技术(例如，参照专利文献I)。现有技术文献专利文献I :日本特表2006-523030号公报
技术实现思路
专利技术想要解决的问题如上所述，在在半导体装置的制造工序中，要求高纵横比的接触孔，通过等离子体蚀刻，将侧壁形状维持为垂直，并形成高纵横比的接触孔比较困难。另外，本专利技术者等进行了详细调查，了解到当形成上述那样的高纵横比的接触孔时，发生以下那样的问题。即，当在能够蚀刻高纵横比的接触孔的主蚀刻工序的蚀刻条件下连续实施过蚀刻时，如使纵轴为最小间隔(Minimum Bar (相邻的孔彼此之间的最薄的部位的隔壁的厚度))和孔深、使横轴为蚀刻时间的图6的图所示，在过蚀刻工序(蚀刻时间680秒附近以后)中，与主蚀刻工序相比，产生最小间隔的急剧减少的问题。另外，为了抑制最小间隔的急剧减少，当在过蚀刻工序中堆积物较多的条件下进行蚀刻时，由于上部开口径(Top⑶)较小，所以堵塞孔。本专利技术是针对现有的情况而完成的，其目的在于提供能够形成高纵横比的接触孔，并且能够抑制过蚀刻工序中最小间隔的急剧减少的。用于解决课题的方法本专利技术的等离子体蚀刻方法的一个方式，在处理腔室内收纳被处理基板，使导入到上述处理腔室内的处理气体产生等离子体，通过该等离子体，隔着掩膜层，在形成于上述被处理基板的蚀刻停止层上的氧化硅膜上形成孔，该等离子体蚀刻方法的特征在于，包括对上述氧化硅膜进行蚀刻的主蚀刻工序；和在上述主蚀刻工序之后，在上述蚀刻停止层至少一部分露出的状态下进行的蚀刻工序，在上述蚀刻停止层至少一部分露出的状态下进行的蚀刻工序包括多次反复交替地进行第一蚀刻工序和第二蚀刻工序的工序，所述第一蚀刻工序使上述处理气体为C4F6气体、Ar气体和O2气体的混合气体，所述第二蚀刻工序使上述处理气体为C4F8气体、Ar气体和O2气体的混合气体，或者为C3F8气体、Ar气体和O2气体的混合气体。本专利技术的半导体装置的制造方法的一个方式，其具有等离子体蚀刻工序，上述等离子体蚀刻工序在处理腔室内收纳被处理基板，使导入到上述处理腔室内的处理气体产生等离子体，通过该等离子体，隔着掩膜层在形成于上述被处理基板的蚀刻停止层上的氧化硅膜上形成孔，该半导体装置的制造方法的特征在于上述等离子体蚀刻工序包括对上述氧化硅膜进行蚀刻的主蚀刻工序；和在上述主蚀刻工序之后，在上述蚀刻停止层至少一部分露出的状态下进行的蚀刻工序，在上述蚀刻停止层至少一部分露出的状态下进行的蚀刻工序包括多次反复交替地进行第一蚀刻工序和第二蚀刻工序的工序，所述第一蚀刻工序使上述处理气体为C4F6气体、Ar气体和O2气体的混合气体的，所述第二蚀刻工序使上述处 理气体为C4F8气体、Ar气体和O2气体的混合气体，或者为C3F8气体、Ar气体和O2气体的混合气体。专利技术效果根据本专利技术，能够提供一种能够形成高纵横比的接触孔，并且能够抑制过蚀刻工序中的最小间隔的急剧减少的。附图说明图I是模式地表示本专利技术的一个实施方式使用的等离子体蚀刻装置的概略结构的图。图2是用于说明一个实施方式的等离子体蚀刻方法的工序的图。图3是表示一个实施方式的等离子体蚀刻方法的工序的流程图。图4是表示一个实施方式的等离子体蚀刻方法中的蚀刻时间与最小间隔和孔深的关系的图。图5是表示另一个实施方式的等离子体蚀刻方法中的蚀刻时间与最小间隔和孔深的关系的图。图6是表示通过EPD检测的信号波形的例子的图表。图7是表示蚀刻时间与蚀刻深度的关系的例子的图表。图8是表不现有技术中的蚀刻时间与最小间隔和孔深的关系的图。符号说明W半导体晶片201氮化硅层(蚀刻停止层)202 二氧化硅层203氮化硅层204 二氧化硅层205多晶硅层206 开口210 孔211保护膜具体实施例方式以下，参照附图对本专利技术的一个实施方式进行说明。图I是表示本实施方式使用的等离子体蚀刻装置的结构的图，首先，对等离子体蚀刻装置的结构进行说明。等离子体蚀刻装置包括气密地构成并形成为电接地电位的处理腔室I。该处理腔室I呈圆筒状，例如由在表面形成有阳极氧化膜的铝等构成。在处理腔室I内设置有水平地支撑作为被处理基板的半导体晶片W的载置台2。载置台2的基座2a由导电性金属例如铝等构成，具有作为下部电极的功能。该载置台2借助绝缘板3支撑在导体的支撑台4。另外，在载置台2的上方的外周设置有例如由 单晶硅形成的聚焦环5。另外，以包围载置台2和支撑台4的方式设置有例如由石英等形成的圆筒状的内壁部件3a。载置台2的基座2a经由第一匹配器Ila与第一高频电源IOa连接，并且，经由第二匹配器I Ib与第二高频电源IOb连接。第一高频电源IOa是等离子体产生用的电源，从该第一高频电源IOa向载置台2的基座2a供给规定频率(27MHz以上例如40MHz)的高频电力。另外，第二高频电源IOb是离子引入用(偏压用)的电源，从该第二高频电源IOb向载置台2的基座2a供给比第一高频电源IOa的频率低的规定频率(13. 56MHz以下例如3. 2MHz)的高频电力。另一方面，在载置台2的上方，与载置台2平行相对地设置有具有作为上部电极的功能的喷淋头16，喷淋头16和载置台2作为一对电极(上部电极和下部电极)发挥功倉泛。在载置台2的上表面设置有用于静电吸附半导体晶片W的静电卡盘6。该静电卡盘6被构成为，在绝缘体6b之间存在有电极6a，电极6a与直流电源12连接。并且通过从直流电源12向电极6a施加直流电压，而通过库仑力吸附半导体晶片W。在支撑台4的内部形成有制冷剂流路4a，制冷剂流路4a与制冷剂入口配管4b、制冷剂出口配管4c连接。通过使适当的制冷剂例如冷却水等在制冷剂流路4a循环，能够将支撑台4和载置台2控制在规定的温度。另外，以贯通载置台2等的方式设置有向半导体晶片W的背面侧供给氦气等的冷热传导用气体(背面侧气体)的背面侧气体供给配管30。该背面侧气体供给配管30与未图示的背面侧气体供给源连接。通过这些构成，能够将通过静电卡盘6被吸附保持在载置台2的上表面的半导体晶片W控制在规定的温度。上述的喷淋头16被设置于处理腔室I的顶壁部分。喷淋头16具有主体部16a和形成电极板的上部顶板16b，借助绝缘性部件45被支持于处理腔室I的上部。主体部16a由导电性材料例如表面被阳极氧化处理过的铝形成，在其下部可装拆地支撑上部顶板16b。在主体部16a的内部设置有气体扩散室16c、16d，以位于该气体扩散室16c、16d的下部的方式在主体部16a的底部形成有多个气体流通孔16e。气体扩散室16c、16d被划分为设置于中央部的气体扩散室16c和设置于周缘部的本文档来自技高网...
【技术保护点】
【技术特征摘要】
2011.02.28 JP 2011-042501;2012.02.27 JP 2012-039971.一种等离子体蚀刻方法，在处理腔室内收纳被处理基板，使导入到所述处理腔室内的处理气体产生等离子体，通过该等离子体，隔着掩膜层在形成于所述被处理基板的蚀刻停止层上的氧化硅膜上形成孔，该离子体蚀刻方法的特征在于，其包括 对所述氧化硅膜进行蚀刻的主蚀刻エ序；和 在所述主蚀刻エ序之后，在所述蚀刻停止层至少一部分露出的状态下进行的蚀刻エ序， 在所述蚀刻停止层至少一部分露出的状态下进行的蚀刻エ序包括多次反复交替地进 行第一蚀刻エ序和第二蚀刻エ序的エ序，所述第一蚀刻エ序使所述处理气体为C4F6气体、Ar气体和O2气体的混合气体，所述第二蚀刻エ序使所述处理气体为C4F8气体、Ar气体和O2气体的混合气体，或者为C3F8气体、Ar气体和O2气体的混合气体。2.如权利要求I所述的等离子体蚀刻方法，其特征在于 将所述第一蚀刻エ序和所述第二蚀刻エ序进行一次的时间在3秒至15秒的范围内。3.如权利要求I或2所述的等离子体蚀刻方法，其特征在于 所述蚀刻停止层由氮化硅形成。4.如权利要求I或2所述...
【专利技术属性】
技术研发人员：中川显，大塚雄二，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。