本发明专利技术涉及液晶显示器制备领域，提供了一种多晶硅TFT阵列基板的制造方法，通过一道HTM或GTM掩膜工艺，完成了栅电极、多晶硅半导体和像素电极部分的构图处理。较现有技术中，先进行一次构图工艺处理得到多晶硅半导体部分，再进行一次构图工艺处理得到栅电极，后续在进行一次构图工艺处理得到像素电极而言，减少了两次利用掩膜板曝光的工艺处理，从而降低了工序复杂度，减少了加工时间和加工成本。
【技术实现步骤摘要】
本专利技术涉及液晶显示器制备领域，特别涉及一种多晶硅TFT阵列基板的制造方法。
技术介绍
低温多晶娃技术(Low Temperature Poly-silicon, LTPS)最初是为了降低笔记本电脑显示屏的能耗，令笔记本电脑显得更薄更轻而研发的技术，大约在二十世纪九十年代中期开始走向试用阶段。由LTPS衍生的新一代有机发光液晶面板0LED(0rganicLight-EmittingDiode,有机发光二极管)也正式走上实用阶段,它的最大优势在于超薄、 重量轻、低耗电，同时其自身发光的特点，因而可以提供更艳丽的色彩和更清晰的影像。下面参照图I、图2A 图2F，对现有技术中的多晶硅TFT阵列基板的制造方法进行说明。图I为现有的多晶硅TFT阵列基板的制造方法的流程框图，图2A 图2F为多晶硅TFT阵列基板的制造过程中的截面图。S101、形成多晶硅。如图2A所示，通过等离子体增强化学汽相淀积(PECVD)法，在绝缘基板11的整个表面上形成二氧化硅(SiO2)薄膜的缓冲层12。其后，通过利用PECVD法或类似方法在缓冲层12的整个表面上形成非晶硅(a-Si)，而后通过LTPS工艺过程使a_Si结晶化，最终形成多晶硅薄膜22。S102、形成栅极。如图2B所示，对多晶硅层进行构图工艺处理，形成半导体层13，然后将无机材料SiOdX积在半导体层13的整个表面上以形成栅绝缘层14。接着，将低阻抗金属层沉积在栅绝缘层14，然后通过构图工艺处理形成具有栅极15a的栅线。S103、将杂质离子注入多晶硅。如图2C所示，利用栅极15a作为掩膜，将高浓度的η型杂质离子掺杂到半导体层13中，由此形成源、漏极区域13a和13c。在此，由于栅极15a的存在，杂质离子未掺杂到源极区域13a和漏极区域13c之间的半导体层中，该半导体层变为沟道层13b。S104、形成层间介电层。如图2D所示，利用化学气相沉积(CVD)将无机材料SiO2沉积到包括栅极15a的整个表面上，由此形成层间介电层16。S105、激活多晶硅。半导体层13的表面经快速热退火(RTA)、利用受激准分子激光器的激光束照射或炉内热退火，激活半导体层13。S106、形成源极、漏极。在步骤S105完成激活工序之后，如图2E，将栅绝缘层14和层间介电层16刻蚀，以暴露源极、漏极区域13a和13c，由此形成第一接触孔20a和20b。为了刻蚀栅绝缘层14和层间介电层16，一般进行干刻蚀。接着，如图2F所示，将低阻抗金属层沉积在层间介电层16上，并且通过构图工艺处理以形成垂直于栅线并且具有源极17a、漏极17b的数据线，该源极17a、漏极17b分别与源极区域13a和漏极区域13c接触。S107、氢化多晶硅。利用化学气相沉积(CVD)，将诸如氮化硅(SiNx)的无机材料沉积在包括源极17a、漏极17b的整个表面上，由此形成钝化层18，并且将基板加热到其耐热温度的范围以执行将包含在钝化层18中的氢原子扩散到半导体层。S108、形成像素电极。将钝化层18选择性地除去，从而使漏极17b暴露，由此形成第二接触孔40，并且以经由第二接触孔40与漏极17b相接触的方式在像素区域上形成像素电极37。 可以看出，现有的多晶硅TFT阵列基板及其制造方法，需利用总计至少6次的曝光掩膜来形成半导体层、栅线层、第一接触孔、数据线层、第二接触孔和像素电极。利用曝光掩膜的次数的增加导致工序复杂，提高了加工时间和加工成本。
技术实现思路
(一 )要解决的技术问题针对现有技术的缺点，本专利技术为了解决现有制作多晶硅TFT阵列基板时利用曝光掩膜的次数较多的问题，提供了一种多晶硅TFT阵列基板的制造方法，能够减少LTPS TFT阵列基板制造过程中利用掩膜板曝光的次数，从而降低了工序复杂度，减少了加工时间和加工成本。( 二 )技术方案为此解决上述技术问题，本专利技术具体采用如下方案进行首先，本专利技术提供一种多晶硅TFT阵列基板的制造方法，所述方法包括步骤S401，在基板上形成缓冲层；S402，在所述缓冲层上形成多晶硅层；S403，在所述多晶硅层上形成栅绝缘层；S404，在所述栅绝缘层上形成复合栅电极层；S405，利用半透式掩膜板或灰色调掩膜板，对所述复合栅电极层、栅绝缘层、多晶硅层进行构图工艺处理，通过一次构图工艺得到栅电极、多晶硅半导体和像素电极的图案。优选地,步骤S405具体包括在所述复合栅电极层上涂布光刻胶；利用半透式掩膜板或灰色调掩膜板对所述光刻胶进行曝光、显影后，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域；其中，所述光刻胶完全保留区域对应栅电极区域和像素电极区域，所述光刻胶半保留区域对应源、漏电极区域；利用刻蚀工艺去除掉所述光刻胶完全去除区域的复合栅电极层、栅绝缘层以及多晶娃层;利用等离子体灰化工艺去除掉所述光刻胶半保留区域的光刻胶；利用刻蚀工艺去除掉所述光刻胶半保留区域的复合栅电极层；剥离掉所述光刻胶完全保留区域的光刻胶。优选地，所述半透式掩膜板或灰色调掩膜板中，对应所述栅电极的区域及对应所述像素电极的区域为不透明区域，对应TFT源、漏电极的区域为半透明区域，其余区域为透明区域。优选地，所述复合栅电极层由ITO层和金属层构成复合的双导电层结构，所述双导电层的制作顺序是先制作所述ITO层，接下来制作所述金属层。优选地，所述多晶娃半导体部分的厚度为40_100nm。优选地，所述的复合双层栅极绝缘层的所述金属层的厚度为150_350nm，所述ITO层的厚度为40-150nm。优选地，在步骤S405之后还进行步骤S406，对所述多晶硅半导体部分的源电极和漏电极区域进行掺杂工艺处理，形成源电极和漏电极。优选地，所述掺杂工艺包括通过自对准工艺方法采用离子浴或者离子注入的方式将BHx掺杂到所述源电极和漏电极区域。优选地，在步骤S046之后还进行步骤S407，通过PECVD法制作层间介电层，并经快速热退火工艺对掺杂离子进行活化，同时对所述多晶硅半导体部分进行氢化。优选地，在步骤S407之后还进行步骤S408，在所述源电极和漏电极区域之上形成通孔并在所述像素电极区域之上形成像素电极的通孔；S409，在所述基板上形成数据线、电源线、各器件的连接线；通过干法刻蚀或者湿法刻蚀将所述像素电极区域对应的金属层刻蚀掉，使所述像素电极区域的ITO层的电极显现出来。优选地，整个阵列制作过程使用3步构图工艺，且整个器件通过一次通孔工艺实现各器件的连接。优选地，所述金属层的材料为Al、Mo、W、复合的Al/Mo、复合的Al-Nd或复合的Mo/Al-Nd/Mo。(三)有益效果本专利技术通过一道半透式掩膜(HTM)或灰色调掩膜(GTM)工艺，完成了栅电极、多晶硅半导体和像素电极部分的构图处理。较现有技术中，先进行一次构图工艺处理得到多晶硅半导体部分，再进行一次构图工艺处理得到栅电极，后续在进行一次构图工艺处理得到像素电极而言，减少了两次利用掩膜板曝光的工艺处理，从而降低了工序复杂度，减少了加工时间和加工成本。附图说明图I为现有技术中多晶硅TFT阵列基板制造方法的流程框图；图2A为现有技术中制作多晶硅TFT阵列基板的第一示意图；图2B为现有技术中制作多晶硅TFT阵列基板的第二示意图；图2C为现有技术中制作多晶硅TFT阵列基板的第三示意图2D为现本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.ー种多晶硅TFT阵列基板的制造方法，其特征在于，所述方法包括步骤 S401，在基板上形成缓冲层； S402，在所述缓冲层上形成多晶硅层； S403，在所述多晶硅层上形成栅绝缘层； S404，在所述栅绝缘层上形成复合栅电极层； S405，利用半透式掩膜板或灰色调掩膜板，对所述复合栅电极层、栅绝缘层、多晶硅层进行构图エ艺处理，通过一次构图エ艺得到栅电极、多晶硅半导体和像素电极的图案。2.根据权利要求I所述的方法，其特征在于，步骤S405具体包括 在所述复合栅电极层上涂布光刻胶； 利用半透式掩膜掩膜板或灰色调掩膜板对所述光刻胶进行曝光、显影后，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域；其中，所述光刻胶完全保留区域对应栅电极区域和像素电极区域，所述光刻胶半保留区域对应源、漏电极区域； 利用刻蚀エ艺去除掉所述光刻胶完全去除区域的复合栅电极层、栅绝缘层以及多晶硅层； 利用等离子体灰化工艺去除掉所述光刻胶半保留区域的光刻胶； 利用刻蚀エ艺去除掉所述光刻胶半保留区域的复合栅电极层； 剥离掉所述光刻胶完全保留区域的光刻胶。3.根据权利要求I所述的方法，其特征在于，所述半透式掩膜板或灰色调掩膜板中，对应所述栅电极的区域及对应所述像素电极的区域为不透明区域，对应TFT源、漏电极的区域为半透明区域，其余区域为透明区域。4.根据权利要求I所述的方法，其特征在于，所述复合栅电极层由ITO层和金属层构成复合的双导电层结构，所述双导电层的制作顺序是先制作所述ITO层，接下来制作所述金属层。5....
【专利技术属性】
技术研发人员：袁广才，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。