一种阵列基板及其制造方法技术

本发明专利技术公开一种阵列基板的制造方法，包括：在衬底基板上沉积一层栅金属层薄膜，进行第一次构图工艺，形成栅线图形和公共电极线图形；进行第二次构图工艺，形成错位标记和有源层图形，并根据错位标记进行有源层图形是否偏移的测试；进行第三次构图工艺，形成数据层图形，并根据错位标记再次进行有源层图形是否偏移的测试；本发明专利技术还提供一种阵列基板。根据本发明专利技术的技术方案，能够测试出像素内部的有源层图形的偏移。

【技术实现步骤摘要】

本专利技术涉及薄膜晶体管液晶显示器(TFT-IXD, Thin Film Transistor-LiquidCrystal Disp)领域,尤其涉及。
技术介绍
目前，TFT-IXD的阵列基板的制作方法主要包括应用于TN模式时的四次或五次光刻工艺，应用于广视角模式时的五次或六次光刻工艺；其中，有源层与数据层不是在同一次光刻工艺中形成的，由于曝光设备光路的扭曲很容易导致显示区域内图层的局部位置偏移，图I是有源层图形与数据层图形的位置相对偏移的示意图，图2是有源层图形与数据层 图形的正常位置示意图，如图I和图2所示，这种偏移将会导致TFT-IXD的特性出现异常，从而引起显示器的亮度不均勻(mura)。由于阵列基板的测试(Array Test)是加载直流信号进行测试的，因而无法检测出这种偏移导致的特性异常。现有技术中，避免此问题的方法是在每一次光刻工艺后，在显示区外围进行自动测试，图3是现有技术中显示区外围的偏移测试的示意图，如图3所示，通过关键尺寸测试设备，测试出中间的各层图形(如数据线图形31)与周围一圈栅金属层图形32的相对位置，从而测试出有源层图形33是否发生相对偏移，但是，目前由于曝光设备光路的扭曲导致的像素内部的有源层图形的偏移，仍然无法测试出。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供，能够测试出像素内部的有源层图形的偏移。为达到上述目的，本专利技术的技术方案是这样实现的本专利技术提供一种阵列基板的制造方法，包括在衬底基板上沉积一层栅金属层薄膜，进行第一次构图工艺，形成栅线图形和公共电极线图形；进行第二次构图工艺，形成错位标记和有源层图形，并根据错位标记进行有源层图形是否偏移的测试；进行第三次构图工艺，形成数据层图形，并根据错位标记再次进行有源层图形是否偏移的测试。上述方法中，该方法还包括进行第四次构图工艺，形成过孔图形；进行第五次构图工艺，形成像素电极图形。上述方法中，所述在衬底基板上沉积一层栅金属层薄膜，进行第一次构图工艺为在衬底基板上沉积一层栅金属层薄膜，并在所述栅金属层薄膜上涂覆一层光刻胶，对所述光刻胶进行曝光处理和显影处理；去除无光刻胶区域的栅金属层薄膜，并在刻蚀处理后将光刻胶剥离。上述方法中，所述进行第二次构图工艺，形成错位标记和有源层图形为连续沉积栅极绝缘层薄膜、非晶硅薄膜和η型硅薄膜，并在沉积的三层薄膜上涂覆一层光刻胶，并利用具有标记图案的掩膜板对涂覆的光刻胶进行曝光处理和显影处理；去除无光刻胶区域的栅极绝缘层薄膜、非晶硅薄膜和η型硅薄膜，并在刻蚀处理后将光刻胶剥离。上述方法中，所述根据错位标记进行有源层图形是否偏移的测试为测试仪器对错位标记与栅线图形的之间的距离进行自动测试，对得到的数据进行 分析，并根据分析结果判断有源层图形是否偏移，当存在偏移时，进行曝光设备光路调整修正。上述方法中，所述进行第三次构图工艺，形成数据层图形为沉积一层数据金属层薄膜，在所述数据金属层薄膜上涂覆一层光刻胶，对涂覆的光刻胶进行曝光处理和显影处理；去除无光刻胶区域的数据金属层薄膜，在刻蚀处理后将光刻胶剥离。上述方法中，所述根据错位标记再次进行有源层图形是否偏移的测试为测试仪器对错位标记与数据层图形之间的距离进行自动测试，对得到的数据进行分析，并根据分析结果判断有源层图形是否偏移，当存在偏移时，进行曝光设备光路调整修正。上述方法中，所述错位标记位于栅线图形的上层或数据层图形的下层。本专利技术还提供一种阵列基板，包括在第一次构图工艺中形成的栅线图形和公共电极线图形，在第二次构图工艺中形成的错位标记和有源层图形，在第三次构图工艺中形成的数据层图形，在第四次构图工艺中形成的过孔图形，和在第五次构图工艺中形成的像素电极图形。上述阵列基板中，所述错位标记位于栅线图形的上层或数据层图形的下层。本专利技术提供的阵列基板及其制造方法，在衬底基板上沉积一层栅金属层薄膜，进行第一次构图工艺，形成栅线图形和公共电极线图形；进行第二次构图工艺，形成错位标记和有源层图形，并根据错位标记进行有源层图形是否偏移的测试；进行第三次构图工艺，形成数据层图形，并根据错位标记再次进行有源层图形是否偏移的测试，利用上述方案，在形成有源层图形和数据层图形后，立即对像素内部的有源层图形是否发生偏移进行检测，当存在偏移时能够立即进行调整，从而避免显示区域的局部位置偏移，进而避免由于有源层图形和数据层图形的错位导致的TFT特性引起的mura，提高产品的良率。附图说明图I是有源层图形与数据层图形的位置相对偏移的示意图；图2是有源层图形与数据层图形的正常位置示意图；图3是现有技术中显示区外围的偏移测试的示意图；图4是本专利技术实现阵列基板的制造方法的流程示意图；图5是本专利技术第一次构图工艺后的阵列基板的示意图；图6是本专利技术第二次构图工艺后的阵列基板的示意图7是本专利技术第三次构图工艺后的阵列基板的示意图；图8是本专利技术第五次构图工艺后的阵列基板的示意图。具体实施例方式本专利技术的基本思想是在衬底基板上沉积一层栅金属层薄膜，进行第一次构图工艺，形成栅线图形和公共电极线图形；进行第二次构图工艺，形成错位标记和有源层图形，并根据错位标记进行有源层图形是否偏移的测试；进行第三次构图工艺，形成数据层图形，并根据错位标记再次进行有源层图形是否偏移的测试。下面通过附图及具体实施例对本专利技术再做进一步的详细说明。本专利技术提供一种阵列基板的制造方法，图4是本专利技术实现阵列基板的制造方法的流程示意图，如图4所示，该方法包括以下步骤步骤401，在衬底基板上沉积一层栅金属层薄膜，进行第一次构图工艺，形成栅线图形和公共电极线图形；具体的，利用溅射或热蒸发的方式在衬底基板上沉积一层栅金属层薄膜，该栅金属层薄膜的厚度为500入 4000人,栅金属层薄膜的材料可以是铬(Cr)、钨(W)、钛(Ti)、钽(Ta)、钥(Mo)、铝(Al)和铜(Cu)等，也可以是Μο、Α1和Cu的合金，还可以用多层金属组成栅金属层薄膜；在该栅金属层薄膜上涂覆一层光刻胶，利用掩膜板对涂覆的光刻胶进行曝光处理和显影处理；然后利用湿法刻蚀技术对经过上述处理的衬底基板进行刻蚀，即利用混合酸液去除无光刻胶区域的栅金属层薄膜；最后将光刻胶剥离，如图5所示，形成栅线图形51和公共电极线图形52，得到具有栅线图形51和公共电极线图形52的阵列基板。步骤402，进行第二次构图工艺，形成错位标记和有源层图形，并根据错位标记进行有源层图形是否偏移的测试；具体的，在步骤401中形成的阵列基板上，利用化学汽相沉积法连续沉积三层薄膜，该三层金属薄膜为1000A~6000A的栅极绝缘层薄膜、1000A~6000A的_ ^晶硅薄膜和200人 1000人的η型硅薄膜；其中，栅极绝缘层薄膜的材料可以是氮化硅、氧化硅和氮氧化硅等；在沉积的三层薄膜上涂覆一层光刻胶，并利用具有标记图案的掩膜板对涂覆的光刻胶进行曝光处理和显影处理；然后利用干法刻蚀技术对经过上述处理的阵列基板进行刻蚀，即在离子轰击和化学反应的作用下，去除无光刻胶区域的栅极绝缘层薄膜、非晶硅薄膜和η型硅薄膜；最后将光刻胶剥离，如图6所示，同时形成错位标记61和有源层图形62，得到具有错位标记61和有源层图形62的阵列基板；其中，错位标记61位于栅线图形51的上层内，或位于阵列基板的空白区域，其位置是有利于自本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板的制造方法，其特征在于，该方法包括 在衬底基板上沉积一层栅金属层薄膜，进行第一次构图工艺，形成栅线图形和公共电极线图形； 进行第二次构图工艺，形成错位标记和有源层图形，并根据错位标记进行有源层图形是否偏移的测试； 进行第三次构图工艺，形成数据层图形，并根据错位标记再次进行有源层图形是否偏移的测试。2.根据权利要求I所述的方法，其特征在于，该方法还包括 进行第四次构图工艺，形成过孔图形； 进行第五次构图工艺，形成像素电极图形。3.根据权利要求I或2所述的方法，其特征在于，所述在衬底基板上沉积一层栅金属层薄膜，进行第一次构图工艺为 在衬底基板上沉积一层栅金属层薄膜，并在所述栅金属层薄膜上涂覆一层光刻胶，对所述光刻胶进行曝光处理和显影处理；去除无光刻胶区域的栅金属层薄膜，并在刻蚀处理后将光刻胶剥离。4.根据权利要求I或2所述的方法，其特征在于，所述进行第二次构图工艺，形成错位标记和有源层图形为 连续沉积栅极绝缘层薄膜、非晶硅薄膜和η型硅薄膜，并在沉积的三层薄膜上涂覆一层光刻胶，并利用具有标记图案的掩膜板对涂覆的光刻胶进行曝光处理和显影处理；去除无光刻胶区域的栅极绝缘层薄膜、非晶硅薄膜和η型硅薄膜，并在刻蚀处理后将光刻胶剥离。5.根据权利要求I或2所述的方法，其特征在于，所述根据错位标记进...

【专利技术属性】
技术研发人员：秦纬，董云，彭志龙，
申请(专利权)人：北京京东方光电科技有限公司，
类型：发明
国别省市：