描述了用于划切半导体晶片的方法和设备，其中，每一个晶片具有多个集成电路。在示例中，等离子体蚀刻腔室包括设置在等离子体蚀刻腔室的上部区域中的等离子体源。等离子体蚀刻腔室也包括设置在等离子体源下方的阴极组件。阴极组件包括用于支撑基板载体的背侧的内侧部分的冷却RF供电的卡盘。阴极组件也包括冷却RF隔离的支撑件，所述Rf隔离的支撑件围绕所述RF供电的卡盘但与所述RF供电的卡盘隔离。所述RF隔离的支撑件用于支撑基板载体的背侧的外侧部分。
【技术实现步骤摘要】
【国外来华专利技术】背景1)
本专利技术的实施例关于半导体处理领域，具体而言，关于划切(dice)半导体晶片的方法，其中，每一个晶片上在其上都具有多个集成电路。2)
技术介绍
在半导体晶片处理中，集成电路形成在由硅或其他半导体材料组成的晶片(也称作基板)上。一般而言，半导电的、导电的或绝缘的的各种材料的层用于形成集成电路。使用各种公知的工艺来掺杂、沉积和蚀刻这些材料以形成集成电路。每一个晶片经处理以形成大量单独的区域，所述单独的区域包含被称为管芯的集成电路。在集成电路形成工艺之后，晶片经“划切”以将单个管芯彼此分开，以便进行封装或以未封装形式用于更大的电路内。用于晶片划切的两种主要技术是划片(scribe)和锯切(saw)。利用划片，跨晶片表面、沿预形成的划线移动移动镶金刚石的划片器。这些划线沿管芯之间的空间延伸。这些空间通常称作“划片道(street)”。金刚石划片器沿划片道、在晶片中形成浅划痕。在诸如利用辊施加压力之后，晶片沿划线分开。晶片中的断裂遵循晶片基板的晶格结构。划片可用于厚度约10密耳(千分之一英寸)或更小的晶片。对于更厚的晶片，锯切目前是用于划切的较佳方法。利用锯切，以高的每分钟转数旋转的镶金刚石的锯件接触晶片表面，并且沿划片道锯切晶片。晶片装配在支撑构件(诸如，跨膜框而伸展的粘合膜)上，并且重复地将锯件施加至竖直和水平划片道。划片或锯切的一个问题在于，沿管芯的切断的边缘，碎屑(chip)和圆凿(gouge)可能形成。另外，裂痕可能形成，并且从管芯边缘传播到基板中，并且使集成电路无法操作。碎裂和开裂尤其是划片面临的问题，因为正方形或矩形管芯的仅一侧可能在晶体结构的<110>方向上经划片。因此，管芯的另一侧的裂开导致锯齿状分离线。由于碎裂和开裂，在晶片上的管芯之间需要额外的间隔以防止对集成电路的损坏，例如，使碎屑和裂痕维持在距实际的集成电路一距离处。作为间隔要求的结果，在标准尺寸的晶片上可能无法形成那么多管芯，并且浪费了原本可用于电路系统的晶片占地面积。使用锯件加剧了对半导体晶片上占用面积的浪费。锯刃约为15微米厚。由此，为了确保围绕由锯件产生的切口的开裂和其他损坏不损害集成电路，经常必须有300至500微米来分开管芯中的每一个管芯的电路系统。此外，在切割之后，每一个管芯需要大量清洗以去除由锯切工艺导致的粒子和其他污染物。也已使用等离子体划切，但是等离子体划切也可能具有限制。例如，妨碍等离子体划切的实现的一个限制可能使成本。用于图案化抗蚀剂的标准光刻操作可致使实现方式成本过高。可能妨碍等离子体划切的实现的另一限制在于，在沿划片道的划切中，对常见金属(例如，铜)的等离子体处理可能导致生产问题或产量限制。
技术实现思路
本专利技术的实施例包括划切半导体晶片的方法，其中，每一个晶片在其上都具有多个集成电路。在实施例中，等离子体蚀刻腔室包括设置在等离子体蚀刻腔室的上部区域中的等离子体源。等离子体蚀刻腔室也包括设置在等离子体源下方的阴极组件。阴极组件包括用于支撑基板载体的背侧的内侧部分的冷却RF供电的卡盘。阴极组件也包括冷却RF隔离的支撑件，所述冷却RF隔离的支撑件围绕所述RF供电的卡盘但与所述RF供电的卡盘隔离。RF隔离的支撑件用于支撑基板载体的背侧的外侧部分。在另一实施例中，划切具有多个集成电路的半导体晶片的方法涉及：将由基板载体支撑的基板引入到等离子体蚀刻腔室中。基板具有在所述基板上的经图案化的掩模，所述经图案化的掩模覆盖集成电路并暴露基板的划片道。基板载体具有背侧。所述方法也涉及：在容纳在等离子体蚀刻腔室中的阴极组件的RF供电的卡盘上支撑基板载体的背侧的内侧部分；以及在RF隔离的支撑件上支撑基板载体的背侧的外侧部分，所述RF隔离的支撑件围绕所述RF供电的卡盘但与所述RF供电的卡盘隔离。所述方法也涉及：利用RF供电的卡盘和RF隔离的支撑件两者来冷却基板载体的背侧。所述方法也涉及：当执行对基板载体的背侧的冷却时，穿过划片道对基板进行等离子蚀刻以将集成电路单颗化。在又一实施例中，用于划切具有多个集成电路的半导体晶片的系统包括工厂接口。所述系统也包括激光划片设备，所述激光划片设备与工厂接口耦接，并且容纳激光组件。所述系统也包括与工厂接口耦接的等离子体蚀刻腔室。等离子体蚀刻腔室容纳在等离子体源下方的阴极组件。阴极组件包括用于支撑基板载体的背侧的内侧部分的冷却RF供电的卡盘。阴极组件也包括冷却RF隔离的支撑件，所述RF隔离的支撑件围绕所述RF供电的卡盘但与所述RF供电的卡盘隔离。RF隔离的支撑件用于支撑基板载体的背侧的外侧部分。附图说明图1图示根据本专利技术的实施例的待划切的半导体晶片的俯视图。图2图示根据本专利技术的实施例的待划切的半导体晶片的俯视图，所述半导体晶片具有形成于其上的划切掩模。图3图示根据本专利技术的实施例的基板载体的平面视图，所述基板载体适用于在单颗化(sigulation)工艺期间支撑晶片。图4图示根据本专利技术的实施例的用于等离子体处理腔室的阴极组件，所述阴极组件包括冷却轴架。图5图示根据本专利技术的另一实施例的图3的基板载体，所述基板载体具有位于上方的主动式冷却遮蔽环或等离子体热遮蔽件或这两者，并且具有位于下方的冷却轴架。图6图示根据本专利技术的实施例的在等离子体腔室中用于热耗散的主动式冷却遮蔽环的倾斜视图，伴随着对示出的蚀刻阴极的相对定位，以及对示出的晶片支撑件的相对尺寸设定。图7图示根据本专利技术的实施例的图6中的支撑设备的等离子体暴露耦合器的放大视图。图8图示根据本专利技术的实施例的图6中的支撑设备的馈通波纹管的放大视图。图9图示根据本专利技术的实施例的等离子体热遮蔽件的倾斜的俯视图和倾斜的仰视图。图10图示根据本专利技术的实施例的图9的等离子体热遮蔽件的放大的倾斜横剖面视图，所述等离子体热遮蔽件如定位在遮蔽环的顶表面上。图11图示根据本专利技术的实施例的蚀刻反应器的横剖面视图。图12是根据本专利技术的实施例的流程图，所述流程图表示划切包括多个集成电路的半导体晶片的方法中的操作。图13A图示根据本专利技术的实施例的、在执行对应于图12的流程图的操作1202的划切半导体晶片的方法期间的、包括多个集成电路的半导体晶片的横剖面视图。图13B图示根据本专利技术的实施例的的、在执行对应于图12的流程图的操作1204的划切半导体晶片的方法期间的、包括多个集成电路的半导体晶片的横剖面视图。图13C图示根据本专利技术的实施例的、在执行对应于图12的流程图的操作1210的划切半导体晶片的方法期间的、包括多个集成电路的半导体晶片的横剖面视图。图14图示根据本专利技术的实施例的、相比较长的脉冲时间而使用飞秒范围中的激光脉冲的效应。图15图示根据本专利技术的一实施例的通过使用更窄划片道与通过使用可限定于最小宽度的习用划切而在半导体晶片上达成的压紧的对比。图16图示根据本专利技术的实施例的自由形式的集成电路布置，所述布置允许更紧密的充填，并且由此相比栅格对准方法允许在每晶片上更多的管芯。图17图示根据本专利技术的实施例的、用于晶片或基板的激光和等离子体划切的工具布局的框图。图18图示根据本专利技术的实施例的示例性计算机系统的框图。具体实施方式描述了用于划切半导体晶片的方法和设备，其中每一个晶片都具有位于其上的多个集成电路。在下文描述中，阐述了大量特定细节(诸如，用于薄晶片的载体、划本文档来自技高网...
【技术保护点】
一种等离子体蚀刻腔室，包括：等离子体源，所述等离子体源设置在所述等离子体蚀刻腔室的上部区域中；以及阴极组件，所述阴极组件设置在所述等离子体源下方，所述阴极组件包括：冷却RF供电的卡盘，所述冷却RF供电的卡盘用于支撑基板载体的背侧的内侧部分；以及冷却RF隔离的支撑件，所述冷却RF隔离的支撑件围绕所述RF供电的卡盘但与所述RF供电的卡盘隔离，所述RF隔离的支撑件用于支撑所述基板载体的所述背侧的外侧部分。
【技术特征摘要】
【国外来华专利技术】2014.05.23 US 14/286,4241.一种等离子体蚀刻腔室，包括：等离子体源，所述等离子体源设置在所述等离子体蚀刻腔室的上部区域中；以及阴极组件，所述阴极组件设置在所述等离子体源下方，所述阴极组件包括：冷却RF供电的卡盘，所述冷却RF供电的卡盘用于支撑基板载体的背侧的内侧部分；以及冷却RF隔离的支撑件，所述冷却RF隔离的支撑件围绕所述RF供电的卡盘但与所述RF供电的卡盘隔离，所述RF隔离的支撑件用于支撑所述基板载体的所述背侧的外侧部分。2.如权利要求1所述的等离子体蚀刻腔室，其中所述冷却RF供电的卡盘和所述冷却RF隔离的支撑件具有共同的热传递流体回路。3.如权利要求1所述的等离子体蚀刻腔室，其中所述阴极组件进一步包括RF杆，所述RF杆通过所述冷却RF隔离的支撑件中的开口，其中所述RF杆接触所述冷却RF供电的卡盘但不接触所述冷却RF隔离的支撑件。4.如权利要求1所述的等离子体蚀刻腔室，其中所述冷却RF供电的卡盘和所述冷却RF隔离的支撑件经配置以在等离子体处理期间被维持在低于0℃的温度。5.如权利要求1所述的等离子体蚀刻腔室，进一步包括：遮蔽环组件，所述遮蔽环组件经配置以在等离子体处理期间定位在所述阴极组件与所述等离子体源之间。6.一种划切半导体晶片的方法，所述半导体晶片包括多个集成电路，所述方法包括以下步骤：将由基板载体支撑的基板引入到等离子体蚀刻腔室中，所述基板具有在所述基板上的经图案化的掩模，所述经图案化的掩模覆盖集成电路并暴露所述基板的划片道，并且所述基板载体具有背侧；在容纳在所述等离子体蚀刻腔室中的阴极组件的RF供电的卡盘上支撑所述基板载体的所述背侧的内...
【专利技术属性】
技术研发人员：R·C·南古伊，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。