接触塞的制作方法技术

本发明专利技术提供接触塞的制作方法包括：提供半导体衬底，所述半导体衬底上形成有栅极结构和第一层间介质层，所述栅极结构与所述第一层间介质层齐平，栅极结构两侧的半导体衬底内形成有源极和漏极；刻蚀所述第一层间介质层，形成第一接触孔，所述第一接触孔露出所述源极和漏极；在所述第一接触孔内填充第一金属层；在所述第一层间介质层上形成第二层间介质层；刻蚀所述第二层间介质层，形成第二接触孔，所述第二接触孔的位置与第一接触孔的位置对应；在所述第二接触孔内填充第二金属层，所述第二金属层的电阻率小于第一金属层的电阻率，所述第二接触孔内的第二金属层与第一接触孔内的第一金属层共同构成接触塞。本发明专利技术制作的器件的接触塞电阻小。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别涉及。
技术介绍
随着半导体制造技术以及相关配套技术的不断发展进步，在单位面积上集成的器件数目越来越多，集成电路的集成度越来越高，相邻的器件的栅极之间的间隙变得越来越小，这加大了器件的制造难度。例如，在相邻的器件的栅极两侧制造连接源/漏极和上层金属线的接触塞的工艺变得较为困难。具体地，请参考图1至图3，为现有技术的接触塞制作方法剖面流程示意图。首先，参考图1，提供半导体衬底100，所述半导体衬底100上形成有栅极101，所述栅极101两侧具有侧墙102，所述侧墙102位于半导体衬底100上，所述栅极101以及侧墙 102两侧的半导体衬底100内形成有源极103和漏极104。然后，参考图2，在所述半导体衬底100上形成第一层间介质层105，所述第一层间介质层105内覆盖所述栅极101、侧墙102、源极103和漏极104，所述第一层间介质层105 的厚度大于所述栅极101的厚度。继续参考图2，对所述第一层间介质层105进行刻蚀工艺，在所述源极103和漏极 104上方分别形成第一接触孔106，在栅极101上方形成第二接触孔107。所述第一接触孔 106露出栅极107表面，所述第二接触孔107露出源极103和漏极104表面。参考图3，在所述第一接触孔106和第二接触孔107内填充金属钨层108，分别在所述栅极101、源极103和漏极104上方形成接触塞。通常，在填充金属钨层108之前，需要在所述第一接触孔106以及第二接触孔107内形成粘附金属层和阻挡金属层，以减小接触塞的接触电阻。所述粘附金属层的材质可以为钛，所述阻挡金属层的材质可以为氮化钛。在形成接触塞后，在层间介质层105上方形成上层金属层，所述上层金属层与接触塞电连接。 所述上层金属层作为器件间的金属互连线。随着半导体制造工艺进入32纳米节点以下的工艺，器件的特征尺寸进一步减小， 相邻的器件间的栅极之间的尺寸也随之减小，从而相邻器件之间的源极和漏极上的第一接触孔的尺寸需要相应减小，以免形成的接触塞将相邻器件的栅极短路。但是，随着第一接触孔的尺寸减小，器件的接触塞电阻变大，影响了器件的响应速度。因此，需要一种，能够减小器件的接触塞电阻，提高器件的响应速度。
技术实现思路
本专利技术解决的问题是提供了一种，减小了器件的接触塞电阻， 提高了器件的响应速度。为解决上述问题，本专利技术提供一种，包括提供半导体衬底，所述半导体衬底上形成有栅极结构和第一层间介质层，所述栅极结构与所述第一层间介质层齐平，所述栅极结构两侧的半导体衬底内形成有源极和漏极；刻蚀所述第一层间介质层，形成第一接触孔，所述第一接触孔露出所述源极和漏极；在所述第一接触孔内填充第一金属层；在所述第一层间介质层上形成第二层间介质层；刻蚀所述第二层间介质层，形成第二接触孔，所述第二接触孔的位置与第一接触孔的位置对应；在所述第二接触孔内填充第二金属层，所述第二金属层的电阻率小于第一金属层的电阻率，所述第二接触孔内的第二金属层与第一接触孔内的第一金属层共同构成接触O可选地，所述第一金属层的材质为钨，所述第二金属层的材质为铜。可选地，所述第一接触孔的宽度为深宽比为1/1 6/1。可选地，所述第二接触孔的孔径等于所述第一接触孔的孔径。可选地，所述栅极结构包括栅极和位于栅极上方的停止层，所述停止层与所述第一金属层具有不同的研磨速率。可选地，所述栅极的材质为金属或多晶硅。可选地，还包括刻蚀所述第二层间介质层和所述停止层，形成第三接触孔，所述第三接触孔露出所述栅极；在所述第三接触孔内填充第二金属层。可选地，所述第二接触孔和第三接触孔利用同一刻蚀步骤进行。可选地，在所述第二接触孔内填充第二金属层和在所述第三接触孔内填充第二金属层利用同一填充步骤进行。可选地，在所述第三接触孔内填充第二金属层前，还包括在所述第三接触孔和第二接触孔内依次形成粘附金属层和阻挡金属层的步骤。可选地，所述粘附金属层的材质为钽，所述阻挡金属层的材质为氮化钽。可选地，在所述第一接触孔内填充第一金属层前，还包括在所述第一接触孔内形成粘附金属层和阻挡金属层的步骤。与现有技术相比，本专利技术具有以下优点本专利技术通过在源极和漏极上的第一层间介质层内形成第一接触孔，在所述第一接触孔上形成第二接触孔，第一接触孔内填充的第一金属层和第二金属层构成接触塞，与现有技术一次刻蚀在源极和漏极上方形成接触孔相比，本专利技术的刻蚀精度高，避免了现有技术的一次刻蚀量过大损伤源极、漏极或一次刻蚀量小，无法与源极、漏极电连接的情况；由于所述第一金属层的材质为钨、第二金属层的材质为铜，与现有技术的接触孔填充钨相比， 减小了源极和漏极的接触塞电阻，提高了器件的响应速度；进一步优化地，本专利技术栅极结构上方形成第三接触孔，在所述第三接触孔内形成第二金属层，所述第三接触孔与第二金属层构成栅极结构的接触塞，与源极和漏极的接触孔刻蚀分开，减小了对栅极的刻蚀损伤；由于所述第三接触孔和第二接触孔利用同一刻蚀步骤制作完成，并且利用同一填充步骤在第二接触孔和第三接触孔内填充第二金属层，节约了工艺步骤；由于第三接触孔内填充的的第二金属层的材质为铜，与现有技术的栅极上方的接触孔填充金属钨相比，进一步减小了栅极的接触塞电阻，进一步将器件的接触塞电阻降低， 提高了器件的响应速度。附图说明图1 图3是现有技术的接触塞制作方法剖面流程示意图。图4是本专利技术的接触塞制作方法流程示意图。图5 图9是本专利技术一个实施例的剖面结构示意图。 具体实施例方式本专利技术通过在源极和漏极上的第一层间介质层内形成第一接触孔，在所述第一接触孔上形成第二接触孔，第一接触孔内填充的第一金属层和第二金属层构成接触塞，提高了刻蚀第一接触孔和第二接触孔的刻蚀精度，并且，第二接触孔内填充的第二金属层的电阻率小于第一金属层的电阻率，减小了器件的源极和漏极的接触塞电阻。具体地，本专利技术提供一种。请参考图4，为本专利技术的接触塞制作方法流程示意图。所述方法包括步骤Si，提供半导体衬底，所述半导体衬底上形成有栅极结构和第一层间介质层， 所述栅极结构与所述第一层间介质层齐平，所述栅极结构两侧的半导体衬底内形成有源极和漏极；步骤S2，刻蚀所述第一层间介质层，形成第一接触孔，所述第一接触孔露出所述源极和漏极；步骤S3，在所述第一接触孔内填充第一金属层；步骤S4，在所述第一层间介质层上形成第二层间介质层；步骤S5，刻蚀所述第二层间介质层，形成第二接触孔，所述第二接触孔的位置与第一接触孔的位置对应；步骤S6，在所述第二接触孔内填充第二金属层，所述第二金属层的电阻率小于第一金属层的电阻率，所述第二接触孔内的第二金属层与第一接触孔内的第一金属层共同构成接触塞。下面将结合本专利技术的实施例对本专利技术的技术方案进行详细说明。请结合图5 图9，为本专利技术一个实施例的流程示意图。首先参考图5，提供半导体衬底200，所述半导体衬底200上形成有第一层间介质层205和栅极结构，所述栅极结构两侧的半导体衬底200内形成有源极203和漏极204。具体地，所述半导体衬底200的材质选自硅、锗或这砷化镓等。所述栅极结构和半导体衬底200之间还形成有栅氧化层(未示出)。所述栅极结构与第一层间介质层205平齐。作为优选的实施例，所述栅极结构包括栅极201和栅极201上方的停止层210。本文档来自技高网...

【技术保护点】
１．一种接触塞的制作方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有栅极结构和第一层间介质层，所述栅极结构与所述第一层间介质层齐平，所述栅极结构两侧的半导体衬底内形成有源极和漏极；刻蚀所述第一层间介质层，形成第一接触孔，所述第一接触孔露出所述源极和漏极；在所述第一接触孔内填充第一金属层；在所述第一层间介质层上形成第二层间介质层；刻蚀所述第二层间介质层，形成第二接触孔，所述第二接触孔的位置与第一接触孔的位置对应；在所述第二接触孔内填充第二金属层，所述第二金属层的电阻率小于第一金属层的电阻率，所述第二接触孔内的第二金属层与第一接触孔内的第一金属层共同构成接触塞。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴金刚，倪景华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31