非易失性存储器的写入方法及使用此方法的控制器技术

一种用于非易失性存储器的写入方法，其中该非易失性存储器为一多层存储单元与非闪速存储器，并且该非易失性存储器的区块中分别包括一上页与一下页，该写入方法包括：在部分的所述区块中仅使用下页来写入数据，其中所述下页的写入速度快于所述上页的写入速度。

【技术实现步骤摘要】

本专利技术涉及一种数据写入方法，且特别是涉及一种用于非易失性存储器的写入方 法以及使用此方法的控制器。
技术介绍
数字相机、手机相机与MP3在这几年来的成长十分迅速，使得消费者对存储媒体 的需求也急速增加，由于闪速存储器(Flash Memory)具有数据非易失性、省电、体积小与无 机械结构等的特性，适合便携式应用，最适合使用于这类便携式由电池供电的产品上。除了 便携式产品内建存储器需要之外，对于小型存储卡与随身盘等外接式产品来说，每个人可 能同时拥有多个随身盘与小型存储卡，所以市场规模比那些设备更大。因此，近年闪速存储 器产业成为电子产业中相当热门的一环。图1A、1B、1C与1D根据已知技术示出了非易失性存储器100及其运作的详细方块图。请参考图1A，在此范例中，为了有效率地程序(即写入与擦除)非易失性存储器 100，非易失性存储器100的区块会在逻辑上分组为系统区102、数据区104与备用区106。 一般来说，非易失性存储器100中数据区104的区块会占90%以上。系统区102的区块用以记录系统数据，系统数据例如是关于非易失性存储器100 的区域数、每一区域的区块数、每一区块的页数、逻辑物理对映表等。数据区104的区块用以存储使用者的数据，一般来说就是主机(未示出)所操作 的逻辑区块地址所对应的区块。备用区106是放置用以替换数据区104的区块的区块，因此备用区106中的区块 为空的区块，即无记录数据或标记为已没用的无效数据。具体来说，由于若要对已写过数据 位置再次写入数据时，必须先执行擦除的操作。然而，闪速存储器写入单位为页，而擦除单 位为区块。一个擦除的单位大于写入的单位，这表示若要执行区块擦除操作，必须先将要擦 除区块中的有效页复制至其它区块后才可进行。因此，当要在数据区104中已写过数据位 置的区块M中写入新数据时，一般会在备用区106中提取一区块S，然后将区块M中的有效 数据复制至区块S且将新数据写入区块S后，将区块M擦除后关联为备用区106同时将区 块S关联为数据区104 (如图1A所示)。一般来说，为了更有效率地使用非易失性存储器100，区块在逻辑上还分为一替换 区块108与一瞬时区块110。请参考图1B，替换区块108用来预备替换数据区104中要写入数据的区块。更详 细地说，当上述从备用区106中提取一区块(例如区块C)来取代数据区104的区块(例如 区块M)时，会将新数据写入至区块C，但不会立刻将区块M中的有效数据搬移至区块C而擦除区块M。这是因为，区块M中的有效数据有可能在下个操作中变成无效，因此立刻将区块 M中的有效数据搬移至物理区块C会造成无谓的搬移。因此在此范例中，会将写入新数据 的区块C暂时地关联为替换区块，并且在逻辑区块地址与物理区块地址的对映上会记录多 个物理区块地址对应到一个逻辑区块地址的情况，也就是区块M与区块C的内容整合起来 才是所对映逻辑区块的内容，由此提升区块的使用效率。之后，当需要将区块M与区块C的 内容真正合并时，一般有两种做法，一则是将区块M中有效数据复制至区块C，然后将区块M 擦除关联为备用区106，同时，将区块C关联为数据区104，由此完成合并(如图IB所示)。 另一种方法，则是从备用区106中提取一空白区块S，并且将区块M与区块C的有效数据复 制于此区块S中，并且将区块M与区块C擦除后关联为备用区106而将此区块S关联为数 据区104，由此完成合并(如图IC所示)。瞬时区块110的功能与替换区块108类似。在使用多层存储单元(MultiLevel Cell，多层存储单元)与非闪速存储器的例子中，多层存储单元与非闪速存储器1页中可包 括4个扇区，S卩1页中有4个512bytes的扇区，共2K bytes。如上所述，闪速存储器在写 入时以页为单位，因此在使用多层存储单元与非闪速存储器的情况下每次必须程序4个扇 区，由此当写入小量数据时会造成资源的浪费。瞬时区块110用以暂时存放此类少量数据。 具体来说，如上所述当要写入替换区块108 (例如区块C)的数据为不满一个页的小量数据 时，会从备用区106中提取一区块T，然后将此小量数据写入至区块T并且将区块T关联为 瞬时区块110。之后，当后续写入的数据量足够写入一页时再将此些数据写入至区块C，然 后再将区块T擦除并且关联为备用区106 (如图ID所示)。由于闪速存储器物理特性的关系，每次要在区块中写入数据时必须先对此区块进 行擦除的操作。然而，原先区块上可能还存有其有效数据，因此在擦除前必须进行有效数据 的搬移(即复制)。因此，随着闪速存储器的发展使每一区块的存储容量越大时，需要搬移 数据的情况会越来越严重，此将会造成系统效能的降低。此外，随着闪速存储器由单层存储单元(Single Level Cell,SLC)与非(NANA)闪 速存储器发展至多层存储单元(Multi Level Cell，MLC)与非闪速存储器，由于多层存储单 元与非闪速存储器物理特性的关系，部分的页(page)上的电荷较不稳定，并且可能会影响 到邻近的页，因此造成多层存储单元与非闪速存储器虽容量较大，但存储可靠度较差的状 况。为了解决上述问题，有需要发展一写入方法，以有效地增加闪速存储器的存取效 率以及存取数据的可靠度。
技术实现思路
本专利技术提供一种用于非易失性存储器的写入方法，其可有效地增加闪速存储器的 存取效率以及存取数据的可靠度。本专利技术提供一种控制器，其可执行用于非易失性存储器的写入方法，其可有效地 增加闪速存储器的存取效率以及存取数据的可靠度本专利技术提出一种用于非易失性存储器的写入方法，其包括使用非易失性存储器 中替换区的多个区块用以分别地替换数据区的多个区块，其中替换区的区块用以写入要在 数据区的区块中写入的数据，并且替换区的区块是从非易失性存储器的备用区中提取的；5以及使用非易失性存储器的多个暂存区块作为替换区的区块的暂存区，其中暂存区用以暂 时地存储欲在替换区的区块中写入的数据。在本专利技术的一实施例中，上述的非易失性存储器还包括取代区，其中至少其中一 个暂存区块是从取代区中提取的。在本专利技术的一实施例中，上述的写入方法还包括使用暂存表格来指示暂存区中的 有效数据与无效数据，以及标示暂存区的页与替换区的区块的页的对映关系。在本专利技术的一实施例中，上述的非易失性存储器为单层存储单元(Single Level Cell)或多层存储单元(Multi Level Cell)与非闪速存储器。在本专利技术的一实施例中，上述的闪速存储器为多层存储单元与非闪速存储器时暂 存区的写入仅使用暂存区块的下页(lower pages)，其中下页的写入速度快于暂存区块的 上页的写入速度。在本专利技术的一实施例中，上述的闪速存储器为多层存储单元与非闪速存储器时暂 存区的写入仅使用暂存区块中写入速度最快或可靠度最好的页(pages)。本专利技术提出一种用于非易失性存储器的写入方法，其中非易失性存储器为多层存 储单元(Multi Level Cell)与非闪速存储器，并且非易失性存储器的区块中分别包括上页 (upper pages)与下页(lower pages)，此写入方法包括在部分的区块中仅使用上页与下 页的其中之一来写入数据，其中下页的写入速度快于上页的写本文档来自技高网...

【技术保护点】

【技术特征摘要】
一种用于非易失性存储器的写入方法，其中该非易失性存储器为一多层存储单元与非闪速存储器，并且该非易失性存储器的区块中分别包括一上页与一下页，该写入方法包括在部分的所述区块中仅使用下页来写入数据，其中所述下页的写入速度快于所述上页的写入速度。2.如权利要求1所述的用于非易失性存储器的写入方法，还包括仅使用每一区块的下 页来写入该数据。3.如权利要求1所述的用于非易失性存储器的写入方法，该数据包括逻辑物理对映 表、暂存快取文件、文件配置表、固件码与记录坏块的坏块表、管理坏块取代的取代单元表、 存储固件参数的Info Block及存储变量的VT的至少其中之一。4.如权利要求1所述的用于非易失性存储器的写入方法，还包括建立一页查询表，其 用以记录所述下页的物理地址。5.如权利要求1所述的用于非易失性存储器的写入方法，还包括建立一逻辑转换式， 用以计算所述下页的物理地址。6.如权利要求1所述的用于非易失性存储器的写入方法，其中所述部分的区块为多个 暂存区块，所述暂存区块用作为一替换区的多个区块的一暂存区。7.一种用于非易失性存储器的写入方法，其中该非易失性存储器为一多层存储单元与 非闪速存储器，并且该非易失性存储器的区块中分别包括至少两种不同写入速度的页，该 写入方法包括在至少其中一个所述区块中仅使用写入速度最快的页来写入数据。8.—种控制器，其适用于一存储装置，该存储装置的一非易失性存储器为一多层存储 单元与非闪速存储器，并且该非易失性存储器中的区块分别包括一上页与一下页，该控制 器包括一微处理单元，用以控制该控制器的整体运作；一非易失性存储器接口，电连接至该微处理单元并且用以...

【专利技术属性】
技术研发人员：叶志刚，朱健华，傅家驿，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：71