存储器的操作方法技术

本发明专利技术公开了一种存储器的操作方法。此存储器包括多个存储单 元所构成的存储单元阵列、多条位线与多条字线。此操作方法是在进 行编程时，选定一存储单元行，使得所选定的存储单元行的那些存储 单元的第一源极/漏极区所对应的位线与其相邻的两位线之间分别产生 压差，并且在所选定的存储单元行的那些存储单元的各控制栅极所对 应的各字线分别施加偏压，以使得所选定的存储单元行的各存储单元 的各数据位分别达到预定的编程状态，并且同时使得与所选定的存储 单元行的那些第一源极/漏极区共享同一位线的相邻存储单元行的各存 储单元的各无用位达到无用状态，此无用状态与预定的编程状态相 同。

【技术实现步骤摘要】

本专利技术是有关于一种可电擦除且可编程只读，且特别是有关于一种虚拟接地(virtual-ground)的或非门(NOR)型 。
技术介绍
电可擦写可编程只读存储器(EEPROM)是一种可进行多次数据 的存入、读取或擦除等动作且存入的数据在断电后也不会消失的非易 失性存储器。电可擦写可编程只读存储器中最典型的是闪存。而电荷 陷入层型存储器则是一种以氮化硅取代典型的闪存的掺杂多晶硅浮置 栅极(floating gate)的电可擦写可编程只读存储器。电荷陷入层型存 储器的电荷陷入层的材质通常是氮化硅，且此种氮化硅电荷陷入层上 下通常各有一层氧化硅，控制栅极以及衬底的材质通常是多晶硅或 硅，因此，此种元件通称为硅/氧化硅/氮化硅/氧化硅/硅(SONOS) 元件。由于氮化硅具有捕捉电子的特性，注入电荷陷入层之中的电子 会集中于电荷陷入层的局部区域上，通常，氮化硅层中接近漏极的区 域以及接近源极的区域可分别储存一位(bit),因此，此种存储单元 是一种每一存储单元有二个位的存储元件。典型的SONOS存储器在操作时，是先选定单一个存储单元，对 所选定的单一存储单元的控制栅极所对应的字线施加偏压并在其漏极 所对应的位线施加偏压，而其它的字线则施以0伏特的电压；其它的 位线则施以0伏特的电压或浮置，以使得电子或空穴注入于氮化硅层 中接近漏极之处，改变其启始电压。然而，此种以逐单元写入的方式 来进行编程方法相当耗时，而且启始电压的分布较广，在读取时容易 有误判的情形。
技术实现思路
有鉴于此，本专利技术的主要目的在于在提供一种存储器的操作方 法，其可以縮短编程的时间。本专利技术的主要目的还在于提供一种，可使各数 据状态的启始电压的分布较窄。本专利技术提出一种，此存储器包括多个存储单元 所构成的存储单元阵列，各存储单元包括一第一位与一第二位。此操 作方法包括选择一存储单元行，并同时编程所选的存储单元行所对应 的多个存储单元，使存储单元的第一位达到预定的编程状态。依照本专利技术实施例所述，上述的中，在进行编 程存储单元行所对应的存储单元时，同时在所选的存储单元行所对应 的存储单元的多条字线施加多个预定偏压。依照本专利技术实施例所述，上述的中，预定的编 程状态是多个具有不同启始电压分布的编程状态。依照本专利技术实施例所述，上述的中，在进行编 程所选的存储单元行所对应的存储单元时，与所选的存储单元行的上 述存储单元相邻且共享相同位线的存储单元的第二位同时达到多个无 用状态，各上述无用状态与相邻的所选的存储单元行的上述存储单元 的第一位的预定的编程状态相同。依照本专利技术实施例所述，上述的中，第一位为 有用位;第二位为无用位。依照本专利技术实施例所述，上述的进一步包括在 读取时，仅读取所选的上述存储单元的第一位的编程状态，不读取所 选的上述存储单元的无用位的无用状态。依照本专利技术实施例所述，上述的中，在进行上 述编程时，是藉由诱发单侧偏压收敛效应，以使电荷注入于所选定的 上述存储单元行的存储单元中。依照本专利技术实施例所述，上述的进一步包括在 进行擦除时，藉由诱发双侧偏压电荷注入效应或Fowler-Nordheim电 荷隧穿效应或价带-导带隧穿热电荷注入效应，以使电荷注入于该存储单元阵列的各该多个存储单元中。依照本专利技术实施例所述，上述的中，在进行上 述编程时，是藉由诱发单侧偏压收敛效应，以使电子注入于所选定的 上述存储单元行的存储单元中。依照本专利技术实施例所述，上述的进一步包括在 进行擦除时，藉由诱发双侧偏压空穴注入效应、价带-导带隧穿热空穴 注入效应，以使电子注入于上述存储单元阵列的各上述存储单元中。依照本专利技术实施例所述，上述的中，上述存储 单元为多阶存储单元。依照本专利技术实施例所述，上述的中，上述存储单元阵列为一虚拟接地(virtual-ground)的或非门型存储单元阵列。依照本专利技术实施例所述，上述的中，存储单元 是以逐列方式进行编程。本专利技术又提出一种，此存储器包括多个存储单 元所构成的存储单元阵列。此操作方法包括逐列编程存储单元，其中 连接到相同位线的同列的存储单元同时被编程。依照本专利技术实施例所述，上述的中，在进行各 个编程时，同时在所选的一存储单元行的存储单元所对应的多条字线 施加多个预定偏压。依照本专利技术实施例所述，上述的中，上述存储 单元阵列为一虚拟接地的或非门型存储单元阵列。依照本专利技术实施例所述，上述的中，上述存储 单元为多阶存储单元。依照本专利技术实施例所述，上述的中，在对一所 选的存储单元行的存储单元进行编程时，同时在所选的存储单元行的 存储单元所对应的多条字线施加多个预定偏压。依照本专利技术实施例所述，上述的中，在对一所 选的存储单元行的存储单元进行编程时，是藉由诱发单侧偏压收敛效 应，以使电荷注入于所选定的上述存储单元行的存储单元中。依照本专利技术实施例所述，上述的中，在对一所6选的存储单元行的存储单元进行编程时，是藉由诱发单侧偏压收敛效 应，以使电子注入于所选定的上述存储单元行的存储单元中。本专利技术实施例的，其可以缩短编程的时间。 本专利技术实施例的，可使各数据状态的启始电压 的分布较窄。为让本专利技术的上述和其它目的、特征和优点能更明显易懂，下文 特举较佳实施例，并配合所附图式，作详细说明如下。附图说明图1绘示用于本专利技术实施例的操作方法的存储器的电路示意图。图2绘示用于本专利技术实施例的操作方法的一种习知存储单元的结 构剖面示意图。图3绘示用于本专利技术实施例的一种存储单元其各种状态与启始电 压的关系图。图4A为依据本专利技术实施例所绘示的一种存储器藉由电子注入方 式进行擦除操作的电路示意图。图4B为依据本专利技术另一实施例所绘示的一种存储器藉由电子注 入方式进行擦除操作的电路示意图。图5为依据本专利技术实施例所绘示的一种存储器藉由空穴注入方式 进行编程操作的电路示意图。图6为依据本专利技术实施例所绘示的一种存储器藉由空穴注入方式 进行编程操作的启始电压与时间的关系图。图7为依据本专利技术实施例所绘示的一种存储器进行读取操作的电 路示意图。图8A为依据本专利技术实施例所绘示的一种存储器藉由空穴注入方 式进行擦除操作的电路示意图。图8B为依据本专利技术另一实施例所绘示的一种存储器藉由空穴注 入方式进行擦除操作的电路示意图。图9为依据本专利技术实施例所绘示的一种存储器藉由电子注入方式 进行编程操作的电路示意图。图10为依据本专利技术实施例所绘示的一种存储器藉由电子注入方 式进行编程操作的启始电压与时间的关系图。主要元件符号说明10:存储单元12:控制栅极14:衬底15:介电层16:电荷储存层18:隧穿介电层20、22:源极/漏极区24:沟道区30:数据位40:无用位具体实施例方式图1绘示用于本专利技术的操作方法的存储器的电路示意图。图2绘 示用于本专利技术的操作方法的一种习知存储单元的结构剖面示意图。请参照图1与2，用于本专利技术的存储器包括由多个存储单元10所 组成的存储单元阵列。此存储单元阵列例如是由多个多阶存储单元 (MLC)所组成的虚拟接地的或非门型存储单元阵列、多条位线BLn. 2、BLn.pBLn、BLn+1、BLn+2、…等以及多条字线WLn.,、 WLn+1、 WLn+2、… 等。各存储单元10包括控制栅极12、电荷陷入层16、源极/漏极区20 与源极/漏极区22。在此所述的源极/漏极区，是指其可依据其本文档来自技高网...

【技术保护点】
一种存储器的操作方法，该存储器包括多个存储单元所构成的存储单元阵列，各存储单元包括一第一位与一第二位，其特征在于，该操作方法包括：　选择一存储单元行，并同时编程所选的该存储单元行所对应的该多个存储单元，使该多个存储单元的该多个第一位达 到多个预定的编程状态。

【技术特征摘要】
2008.2.14 US 12/031,1891、一种存储器的操作方法，该存储器包括多个存储单元所构成的存储单元阵列，各存储单元包括一第一位与一第二位，其特征在于，该操作方法包括选择一存储单元行，并同时编程所选的该存储单元行所对应的该多个存储单元，使该多个存储单元的该多个第一位达到多个预定的编程状态。2、 根据权利要求1所述的存储器的操作方法，其特征在于，在 进行编程该存储单元行所对应的该多个存储单元时，同时在所选的该 存储单元行所对应的该多个存储单元的多条字线施加多个预定偏压。3、 根据权利要求1所述的存储器的操作方法，其特征在于，该 多个预定的编程状态是多个具有不同启始电压分布的编程状态。4、 根据权利要求1所述的存储器的操作方法，其特征在于，在 进行该编程时，是藉由诱发单侧偏压收敛效应，以使电荷注入于所选 定的该存储单元行的该多个存储单元中。5、 根据权利要求4所述的存储器的操作方法，其特征在于，进 一步包括在进行擦除时，藉由...

【专利技术属性】
技术研发人员：郭明昌，李明修，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71