存储器读写传输门管控电路制造技术

本发明专利技术涉及一种存储器读写传输门管控电路，包括数据输入电路、第一开关组件、第二开关组件、灵敏放大器和预充电电路，数据输入电路连接第一开关组件和第二开关组件，第一开关组件和第二开关组件连接灵敏放大器，并分别用于连接存储器的第一读写端口和第二读写端口。预充电电路连接第一开关组件和第二开关组件。利用输入的数据信号和读写使能信号的逻辑进行管控处理，只需接收读写使能信号和充电使能信号两路外部信号，同时还可以减少预充电电路的数量，能有效节省存储器的中央管控电路的逻辑处理和大驱动电路的使用，减小了存储器体积。

【技术实现步骤摘要】

本专利技术涉及数据读写
，特别是涉及一种存储器读写传输门管控电路。
技术介绍
存储器(Memory)是现代信息技术中用于保存信息的记忆设备，根据控制器指定的位置存入和取出信息。存储器是计算机系统不可缺少的一部分，计算机中全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。传统的存储器电路如图1所示，当读写开始时，信号BLPB＝1，关断预充电电路101对BL0/BLB0的充电。写操作时，YW＝1，打开MN0和MN1，使WBL连接到BL0，WBLB连接到BLB0。YRB＝1，保持MP0和MP1的关断。当DI＝0时，BL0为0，BLB0＝VD-Vth，把数据0写到存储阵列的单元中。当DI＝1时，BL0为VD-Vth，BLB0为0，把数据1写到存储阵列的单元中，写操作时预充电电路101需要关闭。读操作时，YW＝0，关断MN0和MN1。YRB＝0，打开MP0和MP1，使BL0连接到RBL，BLB0连接到RBLB。RBLPB＝1，关断预充电电路102。相应存储阵列的单元通过下拉BL0或者BLB0，将下拉的电压传输到RBL或者RBLB，最终通过Sense Amplifier(灵敏放大器)放大输出到DO，读操作时预充电电路101也需要关闭。传统的存储器电路设置了两路预充电电路，以及四根信号线YW、YRB、BLPB、RBLPB，存储器需要中央管控电路的逻辑处理和大驱动电路的使用才能实现读写传输门的管控控制，导致存储器的面积大。
技术实现思路
基于此，有必要针对上述问题，提供一种可减小存储器面积的存储器读写传输门管控电路。一种存储器读写传输门管控电路，包括数据输入电路、第一开关组件、第二开关组件、灵敏放大器和预充电电路，所述数据输入电路连接所述第一开关组件和所述第二开关组件，所述第一开关组件和所述第二开关组件连接所述灵敏放大器，并分别用于连接存储器的第一读写端口和第二读写端口；所述预充电电路连接所述第一开关组件和所述第二开关组件；所述数据输入电路用于接收读写使能信号和数据信号，并在所述读写使能信号和所述数据信号均为第一类型电平时，输出第一电平信号至所述第一开关组件和所述第二开关组件；在所述读写使能信号为第一类型电平且所述数据信号为第二类型电平时，输出第二电平信号至所述第一开关组件和所述第二开关组件；以及在所述读写使能信号为第二类型电平时输出第三电平信号至所述第一开关组件和所述第二开关组件；所述预充电电路用于接收充电使能信号，并在所述充电使能信号为第一类型电平时接入外部电源，并输出电压至所述第一开关组件和所述第二开关组件；所述第一开关组件在接收到所述第一电平信号时使所述第一读写端口接地或者虚拟地；以及在接收到所述第二电平信号和所述第三电平信号时，使所述第一读写端口与所述灵敏放大器和所述预充电电路连通；所述第二开关组件在接收到所述第二电平信号时使所述第二读写端口接地或者虚拟地；以及在接收到所述第一电平信号和所述第三电平信号时，使所述第二读写端口与所述灵敏放大器和所述预充电电路连通；所述灵敏放大器用于对接收的信号进行放大后输出。上述存储器读写传输门管控电路，利用输入的数据信号和读写使能信号的逻辑进行管控处理，只需接收读写使能信号和充电使能信号两路外部信号，同时还可以减少预充电电路的数量，能有效节省存储器的中央管控电路的逻辑处理和大驱动电路的使用，减小了存储器面积。附图说明图1为传统的存储器电路的原理图；图2为一实施例中存储器读写传输门管控电路的结构示意图；图3为一实施例中存储器读写传输门管控电路的原理图；图4为一实施例中存储器读写传输门管控电路部分信号的波形图。具体实施方式在一个实施例中，一种存储器读写传输门管控电路，可适用于SRAM(Static Random Access Memory，静态随机存取存储器)、EDRAM(enhanced dynamic random access memory，增强动态随机存取存储器)等存储器。如图2所示，该电路包括数据输入电路110、第一开关组件120、第二开关组件130、灵敏放大器140和预充电电路150，数据输入电路110连接第一开关组件120和第二开关组件130，第一开关组件120和第二开关组件130连接灵敏放大器140，并分别用于连接存储器的第一读写端口BL0和第二读写端口BLB0；预充电电路150连接第一开关组件120和第二开关组件130。数据输入电路110用于接收读写使能信号WENB和数据信号DI，并在读写使能信号WENB和数据信号DI均为第一类型电平时，输出第一电平信号至第一开关组件120和第二开关组件130；在读写使能信号WENB为第一类型电平且数据信号DI为第二类型电平时，输出第二电平信号至第一开关组件120和第二开关组件130；以及在读写使能信号WENB为第二类型电平时输出第三电平信号至第一开关组件120和第二开关组件130。数据输入电路110根据读写使能信号WENB和数据信号DI的不同类型进行逻辑处理，输出不同的电平信号至第一开关组件120和第二开关组件130，以用作进行读写传输门管控操作。电平的类型包括高电平和低电平两种，本实施例中，第一类型电平为低电平，第二类型电平为高电平。可以理解，在其他实施例中，可以是第一类型电平为高电平，第二类型电平为低电平。第一开关组件120在接收到第一电平信号时使第一读写端口BL0接地或者虚拟地；以及在接收到第二电平信号和第三电平信号时，使第一读写端口BL0与灵敏放大器140和预充电电路连通150。第二开关组件130在接收到第二电平信号时使第二读写端口BLB0接地或者虚拟地；以及在接收到第一电平信号和第三电平信号时，使第二读写端口BLB0与灵敏放大器140和预充电电路150连通。灵敏放大器140用于对接收的信号进行放大后输出。预充电电路150用于接收充电使能信号RBLPB，并在充电使能信号RBLPB为第一类型电平时接入外部电源VD，并输出电压至第一开关组件120和第二开关组件130。同样以第一类型电平为低电平为为例，预充电电路150在充电使能信号RBLPB为低电平时输出电压，在充电使能信号RBLPB为高电平时关断，不输出电压。具体地，用0表示低电平，用1表示高电平。进行写操作时，读写使能信号WENB＝0，充电使能信号RBLPB＝0。假如数据信号DI＝0，数据输入电路110输出第一电平信号至第一开关组件120和第二开关组件130。第一读写端口BL0通过第一开关组件120接地或者虚拟地，预充电电路150通过第二开关组件130连接第二读写端口BLB0，使第一读写端口BL0的电平被下拉到0，第二读写端口BLB0保持为高电平，这就使得存储器对应的存储单元写入0。当写入数据信号DI＝1时，数据输入电路110输出第二电平信号至第一开关组件120和第二开关组件130。第二读写端口BLB0通过第二开关组件130接地，预充电电路150通过第一开关组件120连接第一读写端口BL0，使第二读写端口BLB0的电平被下拉到0，第一读写端口BL0保持为高电平，这就使得存储器对应的存储单元会写入1。进行读操作时，读写使能信号WENB＝1，数据输入电路110输出第三电平信号至第一开关组件120和第二开关组件130，同时本文档来自技高网...

【技术保护点】
一种存储器读写传输门管控电路，其特征在于，包括数据输入电路、第一开关组件、第二开关组件、灵敏放大器和预充电电路，所述数据输入电路连接所述第一开关组件和所述第二开关组件，所述第一开关组件和所述第二开关组件连接所述灵敏放大器，并分别用于连接存储器的第一读写端口和第二读写端口；所述预充电电路连接所述第一开关组件和所述第二开关组件；所述数据输入电路用于接收读写使能信号和数据信号，并在所述读写使能信号和所述数据信号均为第一类型电平时，输出第一电平信号至所述第一开关组件和所述第二开关组件；在所述读写使能信号为第一类型电平且所述数据信号为第二类型电平时，输出第二电平信号至所述第一开关组件和所述第二开关组件；以及在所述读写使能信号为第二类型电平时输出第三电平信号至所述第一开关组件和所述第二开关组件；所述预充电电路用于接收充电使能信号，并在所述充电使能信号为第一类型电平时接入外部电源，并输出电压至所述第一开关组件和所述第二开关组件；所述第一开关组件在接收到所述第一电平信号时使所述第一读写端口接地或者虚拟地；以及在接收到所述第二电平信号和所述第三电平信号时，使所述第一读写端口与所述灵敏放大器和所述预充电电路连通；所述第二开关组件在接收到所述第二电平信号时使所述第二读写端口接地或者虚拟地；以及在接收到所述第一电平信号和所述第三电平信号时，使所述第二读写端口与所述灵敏放大器和所述预充电电路连通；所述灵敏放大器用于对接收的信号进行放大后输出。...

【技术特征摘要】
1.一种存储器读写传输门管控电路，其特征在于，包括数据输入电路、第一开关组件、第二开关组件、灵敏放大器和预充电电路，所述数据输入电路连接所述第一开关组件和所述第二开关组件，所述第一开关组件和所述第二开关组件连接所述灵敏放大器，并分别用于连接存储器的第一读写端口和第二读写端口；所述预充电电路连接所述第一开关组件和所述第二开关组件；所述数据输入电路用于接收读写使能信号和数据信号，并在所述读写使能信号和所述数据信号均为第一类型电平时，输出第一电平信号至所述第一开关组件和所述第二开关组件；在所述读写使能信号为第一类型电平且所述数据信号为第二类型电平时，输出第二电平信号至所述第一开关组件和所述第二开关组件；以及在所述读写使能信号为第二类型电平时输出第三电平信号至所述第一开关组件和所述第二开关组件；所述预充电电路用于接收充电使能信号，并在所述充电使能信号为第一类型电平时接入外部电源，并输出电压至所述第一开关组件和所述第二开关组件；所述第一开关组件在接收到所述第一电平信号时使所述第一读写端口接地或者虚拟地；以及在接收到所述第二电平信号和所述第三电平信号时，使所述第一读写端口与所述灵敏放大器和所述预充电电路连通；所述第二开关组件在接收到所述第二电平信号时使所述第二读写端口接地或者虚拟地；以及在接收到所述第一电平信号和所述第三电平信号时，使所述第二读写端口与所述灵敏放大器和所述预充电电路连通；所述灵敏放大器用于对接收的信号进行放大后输出。2.根据权利要求1所述的存储器读写传输门管控电路，其特征在于，所述数据输入电路包括第一或非门器件、第二或非门器件和反相器，所述第一或非门器件的第一输入端与所述反相器的输入端连接，用于接收所述数据信号；所述反相器的输出端连接所述第二或非门器件的第一输入端；所述第一或非门器件的第二输入端连接所述第二或非门器件的第二输入端，用于接收所述读写使能信号；所述第一或非门器件和所述第二...

【专利技术属性】
技术研发人员：郭敏，谢海春，蒋汉柏，廖北平，
申请(专利权)人：醴陵恒茂电子科技有限公司，
类型：发明
国别省市：湖南;43