【技术实现步骤摘要】
本专利技术属于微电子领域,尤其是一种FPGA上电复位过程的存储单元读写检测方法及系统。
技术介绍
FPGA里含有大量的存储单元,这些存储单元的读写是由位于芯片中心的控制电路经过若干级buffer控制的,由于驱动能力的问题,离芯片中心比较远的存储单元容易发生读写失误。为了能够在上电复位的过程中较早的检测芯片中心的控制电路和若干级buffer的驱动能力是否足以控制所有存储单元的读写,所以本专利技术通过对芯片边缘额外加测试存储单元并对其进行读写检测的方法来判断芯片有能够的驱动能力控制所有存储单元的读写。
技术实现思路
本专利技术所解决的技术问题在于提供一种FPGA上电复位过程的存储单元读写检测系统及方法,在FPGA芯片左上角、左下角、右上角和右下角外侧分别设置测试存储单元,并通过检测测试存储单元的读写是否正常,来判断芯片所有的存储单元是否能正常读写,能够在上电复位过程中获得芯片是否足以控制所有存储单元的读写。实现本专利技术目的的技术解决方案为:FPGA上电复位过程的存储单元读写检测系统,包括:第一测试存储单元SRAM(1)、第二测试存储单元SRAM(2)、第三测试存储单元SRAM(3)、第四测试存储单元SRAM(4),分别额外设置在芯片左上角、左下角、右上角和右下角,用于写入数据并向信号处理模块(5)读出数据;信号处理模块(5),设置于芯片中心位置,用于记录第一测试存储单元SRAM(1)、第二测试存储单元SRAM(2)、第三测试存储单元SRAM(3)、第四测试存储单元SRAM(4)的写入数据;以及接收第一测试存储单元SRAM(1)、第二测试存储单元SRAM(2)、 ...
【技术保护点】
FPGA上电复位过程的存储单元读写检测系统,其特征在于,包括:第一测试存储单元SRAM(1)、第二测试存储单元SRAM(2)、第三测试存储单元SRAM(3)、第四测试存储单元SRAM(4),分别设置在FPGA芯片左上角、左下角、右上角和右下角外侧,用于写入数据并向信号处理模块(5)读出数据;信号处理模块(5),设置于芯片中心位置,用于记录第一测试存储单元SRAM(1)、第二测试存储单元SRAM(2)、第三测试存储单元SRAM(3)、第四测试存储单元SRAM(4)的写入数据;以及接收第一测试存储单元SRAM(1)、第二测试存储单元SRAM(2)、第三测试存储单元SRAM(3)、第四测试存储单元SRAM(4)的读出数据;同时,比较记录的写入数据和接收的读出数据;电压检测及复位延迟电路(6),设置于芯片中心位置,用于检测电压是否正常上电;以及,接收信号处理模块(5)的输出信号EN;同时,输出复位信号;第一测试存储单元SRAM(1)、第二测试存储单元SRAM(2)、第三测试存储单元SRAM(3)、第四测试存储单元SRAM(4)均与信号处理模块(5)相连,信号处理模块(5)的输出端和电压检测及复 ...
【技术特征摘要】
1.FPGA上电复位过程的存储单元读写检测系统,其特征在于,包括:第一测试存储单元SRAM(1)、第二测试存储单元SRAM(2)、第三测试存储单元SRAM(3)、第四测试存储单元SRAM(4),分别设置在FPGA芯片左上角、左下角、右上角和右下角外侧,用于写入数据并向信号处理模块(5)读出数据;信号处理模块(5),设置于芯片中心位置,用于记录第一测试存储单元SRAM(1)、第二测试存储单元SRAM(2)、第三测试存储单元SRAM(3)、第四测试存储单元SRAM(4)的写入数据;以及接收第一测试存储单元SRAM(1)、第二测试存储单元SRAM(2)、第三测试存储单元SRAM(3)、第四测试存储单元SRAM(4)的读出数据;同时,比较记录的写入数据和接收的读出数据;电压检测及复位延迟电路(6),设置于芯片中心位置,用于检测电压是否正常上电;以及,接收信号处理模块(5)的输出信号EN;同时,输出复位信号;第一测试存储单元SRAM(1)、第二测试存储单元SRAM(2)、第三测试存储单元SRAM(3)、第四测试存储单元SRAM(4)均与信号处理模块(5)相连,信号处理模块(5)的输出端和电压检测及复位延迟电路(6)相连。2.根据权利要求1所述的FPGA上电复位过程的存储单元读写检测系统,其特征在于,信号处理模块(5)包括第一寄存器(11)、第二寄存器(12)、第三寄存器(13)、第四寄存器(14),第一同或门(15)、第二同或门(16)、第三同或门(17)、第四同或门(18),以及四输入与非门(19),所述第一寄存器(11)、第二寄存器(12)、第三寄存器(13)、第四寄存器(14)的输出端分别与第一同或门(15)、第二同或门(16)、第三同或门(17)、第四同或门(18)的输入端相连,第一同或门(15)、第二同或门(16)、第三同或门(17)、第四同或门(18)的输出端均与四输入与非门(19)的输入端相连。3.根据权利要求2所述的FPGA上电复位过程的存储单元读写检测系统,其特征在于,电压检测及复位延迟电路(6)包括三组电压上电检测电路(7)、三输入与非门(9)、延迟模块、二输入或门(10)和上电复位延迟电路(8),三组电压上电检测电路(7)的输出端与三输入与非门(9)的输入端相连,三输入与非门(9)、延迟模块、二输入或门(10)和上电复位延迟电路(8)依次相连。4.根据权利要求3所述的FPGA上电复位过程的存储单元读写检测系统,其特征...
【专利技术属性】
技术研发人员:耿杨,徐玉婷,闫华,
申请(专利权)人:无锡中微亿芯有限公司,
类型:发明
国别省市:江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。