【技术实现步骤摘要】
本公开关于半导体装置，尤其涉及一种集成电路、半导体装置及管理集成电路信号传送的方法。
技术介绍
1、对于半导体装置中的高速数据传送，沿着信号路径的信号(例如，时钟信号)的质量为至关重要的。对信号质量的一个限制由信号路径上的大金属与门负载引起，其可导致信号失真，因此影响数据传送的效能。
技术实现思路
1、本公开描述用于管理半导体装置中的信号传送的方法、系统、装置、电路以及技术，例如通过在半导体装置中沿着至数据单元的信号路径使信号多次反相以补偿与信号相关联的上升延迟时间与下降延迟时间之间的差，其可有效地减少信号路径上的信号的失真且优化信号传送，且因此优化半导体装置中的数据传送。
2、本公开的一个方面的特征在于一种集成电路，包括：一个或多个目标单元，各自配置成接收信号；以及多个反相单元，配置于至一个或多个目标单元的信号路径上。对于一个或多个目标单元中的各一个，多个反相单元中的一个或多个对应反相单元配置成沿着至目标单元的对应信号路径使信号多次反相，以使得由目标单元接收到的多反相信号的信号宽度与信号的信号宽度实质上相同。
3、在一些实施例中，多次的数目为2n，其中n为整数。在一些实施例中，多个反相单元中的各一个配置成使信号反相奇数次，且一个或多个对应反相单元的数目为2m，其中m为整数。在一些实施例中，多个反相单元中的各一个配置成使信号反相偶数次，且一个或多个对应反相单元的数目为o，其中o为整数。在一些实施例中，一个或多个对应反相单元包括各自配置成使信号反相奇数次的2p
4、在一些实施例中，信号为包括各自具有上升边缘及下降边缘的周期性脉冲的时钟信号。
5、在一些实施例中，多个反相单元包括依次配置于至特定目标单元的特定信号路径上的第一反相单元及第二反相单元。第一反相单元可配置成使信号第一次反相以获得具有第一下降边缘及第一上升边缘的第一反相信号，且第二反相单元可配置成使第一反相信号第二次反相以获得具有第二上升边缘及第二下降边缘的第二反相信号。
6、在一些实施例中，信号包括初始上升边缘及初始下降边缘。第一延迟时间trf1由初始上升边缘及第一下降边缘定义，第一延迟时间tfr1由初始下降边缘及第一上升边缘定义，第二延迟时间tfr2由第一下降边缘及第二上升边缘定义，且第二延迟时间trf2由第一上升边缘及第二下降边缘定义。第一延迟时间trf1及第二延迟时间tfr2的总和与第一延迟时间tfr1及第二延迟时间trf2的总和实质上相同。第一延迟时间trf1可不同于第一延迟时间tfr1，且第二延迟时间tfr2可不同于第二延迟时间trf2。
7、在一些实施例中，集成电路还包括耦接至一个或多个目标单元中的各一个的信号总线。信号路径中的各一个可包括信号总线的至少对应部分，且多个反相单元可包括依次耦接于信号总线上的多个缓冲单元。
8、在一些实施例中，多个缓冲单元中的各一个配置成使输入信号反相奇数次。信号路径可包括：第一信号路径，沿着所述第一信号路径，偶数个缓冲单元处于信号总线上，且2r个额外反相单元耦接于信号总线与对应于第一信号路径的第一目标单元之间，其中r为相同于或大于0的整数；以及第二信号路径，沿着所述第二信号路径，奇数个缓冲单元处于信号总线上，且奇数个额外反相单元耦接于信号总线与对应于第二信号路径的第二目标单元之间。
9、在一些实施例中，多个缓冲单元中的各一个包括逻辑反相器，且额外反相单元包括逻辑反相器、xnor逻辑、具有反相控制信号的xor逻辑及具有奇数个逻辑反相器的缓冲电路中的一个。
10、在一些实施例中，集成电路还包括：逻辑缓冲器，沿着第一信号路径耦接于信号总线与第一目标单元之间；以及逻辑反相器，沿着第二信号路径耦接于信号总线与第二目标单元之间。
11、在一些实施例中，集成电路还包括：xor逻辑，沿着第一信号路径耦接于信号总线与第一目标单元之间；以及xnor逻辑，沿着第二信号路径耦接于信号总线与第二目标单元之间。
12、在一些实施例中，集成电路还包括：第一xor逻辑，沿着第一信号路径耦接于信号总线与第一目标单元之间且配置成由具有较低电压电平的第一控制信号控制；以及第二xor逻辑，沿着第二信号路径耦接于信号总线与第二目标单元之间且配置成由具有较高电压电平的第二控制信号控制。
13、在一些实施例中，集成电路还包括：第一缓冲电路，沿着第一信号路径耦接于信号总线与第一目标单元之间；以及第二缓冲电路，沿着第二信号路径耦接于信号总线与第二目标单元之间。第一缓冲电路及第二缓冲电路中的各一个可包括：输入端、第一输出端以及第二输出端，偶数个反相器耦接于输入端与第一输出端之间，奇数个反相器耦接于输入端与第二输出端之间，且第一缓冲电路的输入端耦接至信号总线，且第一缓冲电路的第一输出端耦接至第一目标单元，且其中第二缓冲电路的输入端耦接至信号总线，且第二缓冲电路的第二输出端耦接至第二目标单元。
14、在一些实施例中，第一缓冲电路及第二缓冲电路中的各一个还包括耦接至偶数个反相器之中的相邻反相器之间的节点的至少一个电容器。
15、在一些实施例中，集成电路还包括信号产生器，所述信号产生器配置成产生信号且沿着方向将信号传输至一个或多个目标单元。
16、在一些实施例中，集成电路还包括以下中的至少一个：第一信号产生器，配置成产生第一信号且沿着第一方向将第一信号传输至一个或多个第一目标单元；及第二信号产生器，配置成产生第二信号且沿着第二方向将第二信号传输至一个或多个第二目标单元，其中第二方向与第一方向相对。
17、在一些实施例中，多个反相单元包括依次耦接于信号总线上的多个缓冲单元。多个缓冲单元中的各一个包括彼此耦接的第一逻辑反相器及第二逻辑反相器。第一逻辑反相器可配置成使来自第一信号产生器的第一信号反相且当第二信号在信号总线上传输时关闭，且第二逻辑反相器可配置成使来自第二信号产生器的第二信号反相且当第一信号在信号总线上传输时关闭。
18、在一些实施例中，一个或多个目标单元中的各一个包括数据单元，且一个或多个目标单元配置成根据由一个或多个目标单元接收到的对应信号传送存储于一个或多个目标单元中的数据。
19、本公开的另一方面的特征在于一种半导体装置，包括：第一集成电路，配置成存储数据；以及第二集成电路，耦接至第一集成电路。第一集成电路包括：一个或多个数据单元，各自配置成接收信号；以及多个反相单元，配置于至一个或多个数据单元的信号路径上。对于一个或多个数据单元中的各一个，多个反相单元中的一个或多个对应反相单元配置成沿着至数据单元的对应信号路径使信号多次反相，以使得由数据单元接收到的多反相信号的信号宽度与信号的信号宽度实质上相同。第一集成电路配置成根据由一个或多个数据单元接收到的对应信号将数据自一个或多个数据单元传送至第二集成电路。
20、在一些实施例中，第一集成电路还包括耦接至一本文档来自技高网...
【技术保护点】
1.一种集成电路，包括：
2.根据权利要求1所述的集成电路，其中所述多次的数目为2N，其中N为整数。
3.根据权利要求1所述的集成电路，其中所述多个反相单元包括依次配置于至特定目标单元的特定信号路径上的第一反相单元及第二反相单元，
4.根据权利要求3所述的集成电路，其中所述信号包括初始上升边缘及初始下降边缘，其中第一延迟时间Trf1由所述初始上升边缘及所述第一下降边缘定义，第一延迟时间Tfr1由所述初始下降边缘及所述第一上升边缘定义，第二延迟时间Tfr2由所述第一下降边缘及所述第二上升边缘定义，且第二延迟时间Trf2由所述第一上升边缘及所述第二下降边缘定义，且
5.根据权利要求1所述的集成电路，还包括耦接至所述一个或多个目标单元中的各一个的信号总线，其中所述信号路径中的各一个包括所述信号总线的至少对应部分，
6.根据权利要求5所述的集成电路，其中所述多个缓冲单元中的各一个配置成使输入信号反相奇数次，且
7.根据权利要求6所述的集成电路，其中所述多个缓冲单元中的各一个包括逻辑反相器，且
8.根据权利
9.根据权利要求6所述的集成电路，还包括：
10.根据权利要求6所述的集成电路，还包括：
11.根据权利要求6所述的集成电路，还包括：
12.根据权利要求1所述的集成电路，其中所述一个或多个目标单元中的各一个包括数据单元，且
13.一种半导体装置，包括：
14.根据权利要求13所述的半导体装置，其中所述第一集成电路还包括耦接至所述一个或多个数据单元中的各一个的信号总线，且其中所述信号路径中的各一个包括所述信号总线的至少对应部分，
15.根据权利要求14所述的半导体装置，还包括以下中的至少一个：
16.根据权利要求15所述的半导体装置，其中所述多个缓冲单元中的各一个包括第一逻辑反相器及第二逻辑反相器，且
17.根据权利要求16所述的半导体装置，其中所述第一集成电路包括输入/输出(I/O)电路，且所述第二集成电路包括经由第一数据总线及第二数据总线耦接至所述I/O电路的快取电路，
18.一种管理集成电路信号传送的方法，包括：
19.根据权利要求18所述的方法，其中所述信号包括初始上升边缘及初始下降边缘，且
20.根据权利要求19所述的方法，其中使所述信号第一次反相以获得所述第一反相信号包括：
...【技术特征摘要】
1.一种集成电路，包括：
2.根据权利要求1所述的集成电路，其中所述多次的数目为2n，其中n为整数。
3.根据权利要求1所述的集成电路，其中所述多个反相单元包括依次配置于至特定目标单元的特定信号路径上的第一反相单元及第二反相单元，
4.根据权利要求3所述的集成电路，其中所述信号包括初始上升边缘及初始下降边缘，其中第一延迟时间trf1由所述初始上升边缘及所述第一下降边缘定义，第一延迟时间tfr1由所述初始下降边缘及所述第一上升边缘定义，第二延迟时间tfr2由所述第一下降边缘及所述第二上升边缘定义，且第二延迟时间trf2由所述第一上升边缘及所述第二下降边缘定义，且
5.根据权利要求1所述的集成电路，还包括耦接至所述一个或多个目标单元中的各一个的信号总线，其中所述信号路径中的各一个包括所述信号总线的至少对应部分，
6.根据权利要求5所述的集成电路，其中所述多个缓冲单元中的各一个配置成使输入信号反相奇数次，且
7.根据权利要求6所述的集成电路，其中所述多个缓冲单元中的各一个包括逻辑反相器，且
8.根据权利要求6所述的集成电路，还包括：
9.根据权利要求6所述的集成电路，还包括：
【专利技术属性】
技术研发人员：郑韦亿，罗思觉，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。