包括缓冲器和主存储器的存储装置及用户装置制造方法及图纸

技术编号:13378514 阅读:77 留言:0更新日期:2016-07-21 07:34
本发明专利技术提供了存储装置和用户装置,所述存储装置包括:非易失性存储器,其包括缓冲区和主区;以及存储器控制器,其响应于写请求将连续接收到的写数据的块存储在非易失性存储器。存储器控制器配置为:当连续计数超过参考计数时,首先将连续接收到的写数据的块之中的各块存储在非易失性存储器的主区中,以及随后将连续接收到的写数据的块之中的剩余各块存储在缓冲区中。所述连续计数表示连续接收到的块的数据大小持续等于或超过参考数据大小的次数。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2015年1月3日在韩国知识产权局提交的韩国专利申请No.10-2015-0006010的优先权,该申请的全部内容以引用方式并入本文中。
本文所述的本专利技术构思的实施例涉及存储装置以及包括存储装置的用户装置,并且更具体地说,涉及配置为根据待存储的写数据的特征控制写速度的这种装置。
技术介绍
存在包括一个或多个数据存储介质的许多电子装置,例如个人计算机(PC)、数码相机、摄像机、便携式电话、智能电话和平板PC。这类存储介质的示例包括存储卡、通用串行总线(USB)卡、固态盘(SSD)、嵌入式多媒体卡(eMMC)、通用闪存(UFS)等。无论是何种类型,所述存储介质都可包括半导体存储器以在其中存储数据。通常将半导体存储器分类为易失性或非易失性。易失性存储器在断电状态下遭受所存储的数据的丢失,并且其示例包括动态随机存取存储器(DRAM)、静态RAM(SRAM)等。相反,非易失性存储器即使在断电状态下也保持所存储的数据,并且其示例包括闪速存储器、电可擦除可编程只读存储器(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)等。特别地,闪速存储器因其相对高的编程速度和低功耗而作为大容量存储装置广受欢迎。
技术实现思路
本专利技术构思的实施例的一个方面在于提供一种存储装置,该存储装置包括:非易失性存储器,其包括缓冲区和主区;以及存储器控制器,其响应于写请求而将连续接收到的写数据的块存储在所述非易失性存储器。所述存储器控制器配置为:当连续计数等于或超过参考计数时,首先将连续接收到的写数据的块之中的各块存储在所述非易失性存储器的主区中,并且随后将连续接收到的写数据的块之中的剩余各块存储在所述缓冲区中。所述连续计数表示连续接收到的块的数据大小持续等于或超过参考数据大小的次数。可在所述缓冲区的每个存储器单元存储N位数据,并且可在所述主区的每个存储器单元存储M位数据,其中N和M是整数。所述存储器控制器可包括:模式管理器,其配置为使得写模式在数据存储于所述缓冲区的第一模式与数据存储于所述主区的第二模式之间变化。第一模式的写速度可大于第二模式的写速度。当连续计数超过参考计数时,所述模式管理器可将写模式变为第一模式,并且在空闲状态时,所述模式管理器可将写模式变为第二模式。当所述模式管理器将写模式变为第一模式之后且不处于空闲状态时,无论所述连续接收到的写数据的块之中的所有剩余块的数据大小如何,所述存储器控制器都会保持第一模式。所述存储器控制器可配置为执行将存储在缓冲区的数据转移至主区的迁移操作。迁移操作可在空闲时间中执行。所述非易失性存储器可以是具有三维存储器阵列的闪速存储器。本专利技术构思的实施例的另一方面在于提供一种存储装置,该存储装置包括:闪速存储器,其包括缓冲区和主区;以及存储器控制器,其响应于写请求,根据各块的数据大小是否持续大于或等于参考大小,将连续接收到的各块中的每一个选择性地存储在所述缓冲区或所述主区中。当连续计数等于或超过参考计数时,所述存储器控制器可以从将所述连续接收到的写数据的各块首先存储在所述主区中的第二模式变为将所述连续接收到的写数据的各块之中的剩余各块存储在所述缓冲区的第一模式。所述连续计数表示所述连续接收到的块的数据大小持续等于或超过参考数据大小的次数。在出现空闲状态之后,所述存储器控制器可变为第二模式以执行下一写请求。当不处于空闲状态且在所述存储器控制器变为第一模式之后,无论剩余的连续接收到的写数据的块的数据大小如何,所述存储器控制器都会保持第一模式以使得剩余的连续接收到的写数据的块存储在所述缓冲区。可在所述缓冲区的每个存储器单元存储N位数据,并且在所述主区的每个存储器单元存储M位数据,其中N和M是整数。所述存储器控制器可包括:速度模式管理器,其配置为在数据存储于所述缓冲区的第一写速度模式与数据存储于所述主区的第二写速度模式之间改变。所述速度模式管理器可根据连续接收到的写数据的块的数据大小是否持续大于或等于参考大小而从第一写速度模式变为第二写速度模式。本专利技术构思的实施例的又一方面在于提供一种用户装置,该用户装置包括:主机,其配置为提供写请求和连续的写数据的块;以及存储装置,其配置为从所述主机接收所述写请求和连续的写数据的块,并且将所述连续的写数据的块存储在闪速存储器的缓冲区或主区。所述存储装置配置为:当所述连续计数等于或超过参考计数时,首先将连续接收到的写数据的块之中的各块存储在所述闪速存储器的主区中,并且随后将所述连续接收到的写数据的块之中的剩余各块存储在所述闪速存储器的缓冲区中。所述连续计数表示连续接收到的块的数据大小持续等于或超过参考数据大小的次数。所述存储装置可包括:模式管理器,其配置为使得写模式在数据存储于所述缓冲区的第一模式与数据存储于所述主区的第二模式之间变化。第一模式的写速度可大于第二模式的写速度。当连续计数等于或超过参考计数时,所述模式管理器可将写模式变为第一模式,并且所述模式管理器可在空闲状态将写模式变为第二模式。在所述模式管理器将写模式变为第一模式之后且不处于空闲状态时,无论在所述连续接收到的写数据的块之中的所有剩余块的数据大小如何,所述存储装置都可保持第一模式。所述主机和所述存储装置可构成移动电子装置。附图说明通过参照附图的所附描述,本专利技术构思的以上和其它方面和特征将变得清楚,其中,除非另外指明,否则相同的附图标记在各个附图中始终用于指代相同的元件,并且其中:图1是示意性地示出根据本专利技术构思的示例性实施例的用户装置的框图;图2是对图1所示的用户装置的操作进行示例性描述所参照的框图;图3是对图2所示的速度模式管理器的操作进行描述所参照的流程图;图4是示意性地示出图1所示的速度模式管理器的模式改变操作的示例的示图;图5是对用于在图1所示的速度模式管理器已将速度模式从低速模式变为高速模式之后将速度模式变为低速模式的操作进行描述所参照的流程图;图6是示意性地示出图5所述的模式改变操作的示例的示图;图7是对图1所示的速度模式管理器的模式改变操作进行描述所参照的状态图;图8是示意性地示出根据本专利技术构思的另一示例性实施例的用户装置的框图;图9和图10是对图8所示的速度模式管理器的操作进行示例性描述所参照的框本文档来自技高网...

【技术保护点】
一种存储装置,包括:非易失性存储器,其包括缓冲区和主区;以及存储器控制器,其响应于写请求而将连续接收到的写数据的块存储在所述非易失性存储器,其中,所述存储器控制器配置为:当连续计数等于或超过参考计数时,首先将连续接收到的写数据的块之中的各块存储在所述非易失性存储器的主区中,并且随后将连续接收到的写数据的块之中的剩余各块存储在所述缓冲区中,其中,所述连续计数表示连续接收到的块的数据大小持续等于或超过参考数据大小的次数。

【技术特征摘要】
2015.01.13 KR 10-2015-00060101.一种存储装置,包括:
非易失性存储器,其包括缓冲区和主区;以及
存储器控制器,其响应于写请求而将连续接收到的写数据的块
存储在所述非易失性存储器,
其中,所述存储器控制器配置为:当连续计数等于或超过参考
计数时,首先将连续接收到的写数据的块之中的各块存储在所述非易
失性存储器的主区中,并且随后将连续接收到的写数据的块之中的剩
余各块存储在所述缓冲区中,
其中,所述连续计数表示连续接收到的块的数据大小持续等于
或超过参考数据大小的次数。
2.根据权利要求1所述的存储装置,其中,在所述缓冲区的每
个存储器单元存储N位数据,并且在所述主区的每个存储器单元存储
M位数据,其中N和M是整数。
3.根据权利要求1所述的存储装置,其中,所述存储器控制器
包括:
模式管理器,其配置为使得写模式在数据存储于所述缓冲区的
第一模式与数据存储于所述主区的第二模式之间变化。
4.根据权利要求3所述的存储装置,其中,所述第一模式的写
速度大于所述第二模式的写速度,
其中,当所述连续计数超过参考计数时,所述模式管理器将写
模式变为所述第一模式,并且
其中,在空闲状态,所述模式管理器将写模式变为所述第二模
式。
5.根据权利要求4所述的存储装置,其中,在所述模式管理器

\t将写模式变为所述第一模式之后且不处于空闲状态时,无论在所述连
续接收到的写数据的块之中的所有剩余块的数据大小如何,所述存储
器控制器都保持所述第一模式。
6.根据权利要求1所述的存储装置,其中,所述存储器控制器
配置为执行将存储在所述缓冲区的数据转移至所述主区的迁移操作。
7.根据权利要求6所述的存储装置,其中,所述存储器控制器
配置为在空闲时间中执行所述迁移操作。
8.根据权利要求1所述的存储装置,其中,所述非易失性存储
器是具有三维存储器阵列的闪速存储器。
9.一种存储装置,包括:
闪速存储器,其包括缓冲区和主区;以及
存储器控制器,其响应于写请求,根据各块的数据大小是否持
续大于或等于参考大小,将连续接收到的各块中的每一个选择性地存
储在所述缓冲区或所述主区。
10.根据权利要求9所述的存储装置,其中,当连续计数等于
或超过参考计数时,所述存储器控制器从将所述连续接收到的写数据
的各块首先存储在所述主区中的第二模式变为将所述连续接收到的
写数据的各块之中的剩余各块存储在所述缓冲区的第一模式,其中,
所述连续计数表示所述连续接收到的块...

【专利技术属性】
技术研发人员:辛东俊
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:韩国;KR

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1