【技术实现步骤摘要】
本专利技术涉及计算机
，尤其涉及一种异构混合内存组件、系统及存储方法。
技术介绍
传统的服务器采用两级存储机制，CPU首先从内部存储存单元中寻找所需的数据，当数据不在内存中时再从外部存储(硬盘)中调取数据。CPU和内存之间的速度差别通过多级缓存得到了解决，但内存与外存之间的速度差距越来越大，达到了10万倍。在大数据处理场合，频繁地访问外存会导致整个系统性能大幅度下降，成为系统性能的瓶颈，制约了数据的访问速度。现有的技术采用RAID0(RAID0又称为Stripe或Striping，代表了所有RAID级别中最高的存储性能。)方式来提升外部存储(硬盘)的读写速率，也就是通过多个外部存储设备并行读写的方式来提升整体速率，但服务器的基本数据存取架构并没有改变。比如，用两块硬盘来组成RAID0，那么理论速率能够提升到单块硬盘的两倍，但实际速率会低于这个数值。这是因为，采用RAID0方式来提升外部存储(硬盘)的读写速率的方式并没有改变传统服务器平台的存取架构，在这种方式下IO访问瓶颈仍然存在，CPU仍然要通过速率相对较低的IO总线来访问外部存储设备，这就决定了采用这种方式对速率的提升是有条件的，会受到IO访问速率的限制。现有技术中采用NVDIMM(NVDIMM是在一种集成了DRAM+非易失性内存芯片的内存条规格，能够在完全断电的时候依然保存完整内存数据)方式提高数据的安全性，即在服务器普通内存的基础上加...
【技术保护点】
一种异构混合内存组件，其特征在于，包括连接于处理器的内存控制器、存储单元阵列及缓冲区；其中，所述内存控制器，用于接收所述处理器的写/读请求，根据所述写/读请求中的地址信息检测所述处理器访问的页面所对应的单位空间，控制数据从所述处理器通过所述缓冲区写入至所述存储单元阵列，或控制数据从所述存储单元阵列通过所述缓冲区读出至所述处理器；所述存储单元阵列，用于按照第一存储类型并以多个页面的方式存储写入/读出的数据；所述缓冲区，用于按照第二存储类型并设置对应于所述多个页面的多个单位空间存储写入/读出的数据，所述第二存储方式的读写速率大于所述第一存储方式的读写速率。
【技术特征摘要】
1.一种异构混合内存组件，其特征在于，包括连接于处理器的内存控制
器、存储单元阵列及缓冲区；其中，
所述内存控制器，用于接收所述处理器的写/读请求，根据所述写/读请求
中的地址信息检测所述处理器访问的页面所对应的单位空间，控制数据从所述
处理器通过所述缓冲区写入至所述存储单元阵列，或控制数据从所述存储单元
阵列通过所述缓冲区读出至所述处理器；
所述存储单元阵列，用于按照第一存储类型并以多个页面的方式存储写入
/读出的数据；
所述缓冲区，用于按照第二存储类型并设置对应于所述多个页面的多个单
位空间存储写入/读出的数据，所述第二存储方式的读写速率大于所述第一存
储方式的读写速率。
2.根据权利要求1所述的异构混合内存组件，其特征在于，所述内存控
制器包括数据通道、处理器接口、地址存储模块、缓存模块、控制接口以及管
理接口；其中，
所述数据通道，用于传输所述地址信息和所述数据的存储、所述数据的写
入和/或读出；
所述处理器接口，连接于所述处理器，用于接收所述处理器的写/读请求，
从所述处理器写入数据，读出数据至所述处理器；
所述地址存储模块，用于存储所述写/读请求中的地址信息；
所述缓存模块，用于依据所述地址信息判断自身的空闲状态，并存储所写
入/读出的数据；
所述控制接口，连接于所述缓冲区，用于检测所述处理器访问的页面对应
的单位空间是否存在于所述缓冲区中，若是，将所述数据写入/读出所述缓冲
区，若否，则依据所访问的页面于所述缓冲区中调入对应的单位空间，并将所
述数据写入/读出所述缓冲区；
所述管理接口，连接于所述存储单元阵列，用于将所述数据写入/读出所
述存储单元阵列。
3.根据权利要求2所述的异构混合内存组件，其特征在于，所述内存控
制器还包括缓冲区页面状态存储模块及写/读缓冲模块；其中，
所述缓冲区页面状态存储模块，用于存储所述缓冲区的所述页面对应的单
位空间的使用情况；
所述写/读缓冲模块，用于在所述控制接口与所述管理接口之间缓冲所读
入/写出的数据。
4.根据权利要求3所述的异构混合内存组件，其特征在于，所述缓冲区
还用于在所述单位空间全部被使用时，根据所述使用情况调出使用频率最低的
单位空间至所述存储单元阵列对应的页面中，在从所述存储单元阵列的页面中
调入对应的单位空间。
5.根据权利要求1所述的异构混合...
【专利技术属性】
技术研发人员：庞观士，薛英仪，陈志列，王志远，沈航，梁艳妮，徐成泽，
申请(专利权)人：研祥智能科技股份有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。