存储器中的交换运算制造技术

本发明专利技术的实例提供与在存储器中执行交换运算有关的设备及方法。实例设备可包含第一群组的存储器单元，其耦合到第一感测线且经配置以存储第一元素。实例设备还可包含第二群组的存储器单元，其耦合到第二感测线且经配置以存储第二元素。实例设备还可包含控制器，其经配置以致使在无需经由输入/输出I/O线来传送数据的情况下通过控制感测电路以执行若干运算而将所述第一元素存储于所述第二群组的存储器单元中且将所述第二元素存储于所述第一群组的存储器单元中。

Switching operations in memory

An example of the present invention provides an apparatus and method relating to performing switching operations in memory. The instance device may contain a memory cell of the first group, coupled to the first sensing line and configured to store the first element. The instance device may also contain a memory unit of second groups that are coupled to the second sense line and configured to store the second element. Examples of equipment may also include a controller configured so that without through input / output I/O line to transmit data through the control sensing circuit to perform some operations that will store the first element in the second group of memory cells in the memory cell and the second elements are stored in the in the first group.

【技术实现步骤摘要】
【国外来华专利技术】存储器中的交换运算
本专利技术大体上涉及半导体存储器设备及方法，且更特定地说，本专利技术涉及与在存储器中执行交换运算有关的设备及方法。
技术介绍
存储器装置通常提供为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器，其包含易失性存储器及非易失性存储器。易失性存储器可需要电力来维持其数据(例如主机数据、错误数据等等)且尤其可包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)与晶闸管随机存取存储器(TRAM)。非易失性存储器可通过在未被供电时保持存储数据而提供永久性数据，且可尤其包含与非(NAND)快闪存储器、或非(NOR)快闪存储器及电阻可变存储器(例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)及磁阻性随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STTRAM))。电子系统通常包含若干处理资源(例如一或多个处理器)，其可检索及执行指令且将所执行指令的结果存储到适合位置。处理器可包括若干功能单元(例如，在本文中称为功能单元电路(FUC))，例如算术逻辑单元(ALU)电路、浮点单元(FPU)电路及/或组合逻辑块)，例如，其可执行指令以对数据(例如一或多个操作数)执行逻辑运算(例如“与”、“或”、“非”、“与非”、“或非”及“互斥或”逻辑运算)。电子系统中的若干组件可涉及将指令提供到功能单元电路来执行。可由(例如)处理资源(例如控制器及/或主机处理器)产生指令。可将数据(例如将对其执行指令以执行逻辑运算的操作数)存储于可由FUC存取的存储器阵列中。可从存储器阵列检索指令及/或数据且可在FUC开始对数据执行指令之前排序及/或缓冲指令及/或数据。此外，因为可通过FUC而在一或多个时钟周期中执行不同类型的运算，所以还可排序及/或缓冲运算及/或数据的中间结果。在许多实例中，处理资源(例如处理器及/或相关联的FUC)可位于存储器阵列的外部，且可(例如经由处理资源与存储器阵列之间的总线)存取数据以执行指令。数据可经由总线从所述存储器阵列移动到所述存储器阵列外部的寄存器。附图说明图1是根据本专利技术的若干实施例的呈包含存储器装置的计算系统的形式的设备的框图。图2A说明根据本专利技术的若干实施例的存储器阵列的部分的示意图。图2B说明根据本专利技术的若干实施例的存储器阵列的部分的示意图。图3说明根据本专利技术的若干实施例的存储器阵列的部分的示意图。图4A到4Q说明根据本专利技术的若干实施例的与执行交换运算相关联的若干特定阶段中的阵列的部分的存储器单元的状态。图5说明根据本专利技术的若干实施例的与使用感测电路来执行若干逻辑运算相关联的时序图。图6说明根据本专利技术的若干实施例的与使用感测电路来执行若干逻辑运算相关联的时序图。图7说明根据本专利技术的若干实施例的与使用感测电路来执行若干逻辑运算相关联的时序图。图8说明根据本专利技术的若干实施例的与使用感测电路来执行若干逻辑运算相关联的时序图。图9说明根据本专利技术的若干实施例的与使用感测电路来执行若干逻辑运算相关联的时序图。图10说明根据本专利技术的若干实施例的与使用感测电路来执行若干逻辑运算相关联的时序图。图11是说明根据本专利技术的若干实施例的具有可选逻辑运算选择逻辑的感测电路的示意图。图12是说明根据本专利技术的若干实施例的由感测电路实施的可选逻辑运算结果的逻辑表。具体实施方式本专利技术可包含与在存储器中执行交换运算有关的设备及方法。可对第一元素(例如，第一向量)及第二元素(例如，第二向量)执行交换运算。元素可存储于耦合到感测线的一群组的存储器单元中。举例来说，耦合到第一感测线的第一群组的存储器单元可经配置以存储第一元素。耦合到第二感测线的第二群组的存储器单元可经配置以存储第二元素。所述交换运算可在无需经由输入/输出(I/O)线来传送数据的情况下通过执行若干运算而将所述第一元素存储于所述第二群组的存储器单元中且将所述第二元素存储于所述第一群组的存储器单元中。如本文中所使用，第一元素及第二元素可为可存储于(例如，作为位向量)阵列中的数值。如本文中所使用，交换可指将第一元素(其起初(例如，最初)存储于第一群组的存储器单元中)存储于第二群组的存储器单元(第二元素起初存储于其中)中，且将所述第二元素(其起初存储于所述第二群组的存储器单元中)存储于所述第一群组的存储器单元中。在若干实例中，元素可表示目标及/或其它构造，其可由位向量表示。作为实例，交换运算可经执行以交换表示相应目标的位向量。本专利技术的若干实施例可提供比先前方法少的执行若干交换运算(例如交换函数)所涉及的运算量(例如，计算、函数等等)及/或时间。举例来说，可归因于并行(例如，同时)执行各种交换运算的能力而减少计算量及/或时间。如本文中所描述那样执行若干交换运算还可比先前方法减少电力消耗。根据若干实施例，可在无需经由总线(例如数据总线、地址总线、控制总线等等)而从存储器阵列及/或感测电路传送出数据的情况下对元素(例如呈存储于阵列中的位向量的形式的数据)执行交换运算，这可减少将数据传送到主机以执行所述交换运算所需的时间及/或电力。可将所述交换运算的结果提供到(例如)其它单指令多数据(SIMD)运算(例如，位向量除法)及/或高级模式搜索应用。交换运算可涉及：执行若干逻辑运算(例如“与”运算、“或”运算、“移位”运算及“反相”运算等等)。然而，实施例不受限于这些实例。如本文中所使用，SIMD运算可经定义为对多个元素并行(例如，同时)执行相同运算。在各种先前方法中，可经由包括输入/输出(I/O)线的总线而将待交换的元素(例如，存储于特定群组的存储器单元中的数据及存储于不同特定群组的存储器单元中的数据)从阵列及感测电路传送到若干寄存器。可由处理资源(例如处理器、微处理器及/或计算引擎)使用所述若干寄存器，所述处理资源可包括经配置以执行适当逻辑运算以交换所述元素及存储结果的ALU电路及/或其它功能单元电路。然而，在给定时间所述ALU电路通常仅可执行单个交换运算，且经由总线将数据从寄存器传送到存储器/从存储器传送到寄存器可涉及大量电力消耗及时间需求。即使所述处理资源位于与存储器阵列相同的芯片上，但在将数据从阵列移出到计算电路(例如ALU)时也会消耗大量电力，其可涉及：执行感测线地址存取(例如，触发列解码信号)以将数据从感测线传送到I/O线上；将数据移动到阵列外围；及将数据提供到(例如)与执行交换运算相关联的寄存器。在本专利技术的下列详细描述中，参考构成本专利技术的部分的附图，且在附图中通过说明而展示可如何实践本专利技术的一或多个实施例。这些实施例经足够详细地描述以使所属领域的一般技术人员能够实践本专利技术的所述实施例，且应了解：可利用其它实施例；及可在不脱离本专利技术的范围的情况下作出过程变化、电变化及/或结构变化。如本文中所使用，标示符“M”、“N”、“J”、“R”、“S”、“U”、“V”、“X”、“Y”及“W”(尤其是相对于图式中的参考数字的标示符)指示：可包含若干所标示的特定特征。如本文中所使用，“若干”特定事物可指此类事物中的一或多者(例如，若干存储器阵列可指一或多个存储器阵列)。本文中的图遵循编号惯例，其中第一个或前几个数字对应于图号且剩余数字识别图式中的元件本文档来自技高网...

【技术保护点】
一种设备，其包括：第一群组的存储器单元，其耦合到第一感测线且经配置以存储第一元素；第二群组的存储器单元，其耦合到第二感测线且经配置以存储第二元素；及控制器，其经配置以致使在无需经由输入/输出I/O线来传送数据的情况下通过控制感测电路以执行若干运算而将所述第一元素存储于所述第二群组的存储器单元中且将所述第二元素存储于所述第一群组的存储器单元中。

【技术特征摘要】
【国外来华专利技术】2014.09.03 US 62/045,193;2015.08.26 US 14/836,5551.一种设备，其包括：第一群组的存储器单元，其耦合到第一感测线且经配置以存储第一元素；第二群组的存储器单元，其耦合到第二感测线且经配置以存储第二元素；及控制器，其经配置以致使在无需经由输入/输出I/O线来传送数据的情况下通过控制感测电路以执行若干运算而将所述第一元素存储于所述第二群组的存储器单元中且将所述第二元素存储于所述第一群组的存储器单元中。2.根据权利要求1所述的设备，其中所述若干运算包括若干“与”运算、“或”运算、“反相”运算及“移位”运算。3.根据权利要求2所述的设备，其中所述感测电路包括耦合到所述第一感测线且与所述第一群组的存储器单元依照节距形成的第一计算组件及耦合到所述第二感测线且与所述第二群组的存储器单元依照节距形成的第二计算组件。4.根据权利要求3所述的设备，其中所述感测电路包括耦合到所述第一计算组件的第一感测放大器及耦合到所述第二计算组件的第二感测放大器。5.根据权利要求4所述的设备，其中所述第一感测放大器及所述第二感测放大器中的每一者包括初级锁存器且所述第一计算组件及所述第二计算组件中的每一者包括次级锁存器。6.一种方法，其包括：执行交换运算，其包括：使存储于耦合到存储器单元阵列的第一感测线及若干存取线的第一群组的存储器单元中的第一元素与存储于耦合到第二感测线及所述若干存取线的第二群组的存储器单元中的第二元素交换，使得继所述交换之后，所述第一元素存储于所述第二群组的存储器单元中且所述第二元素存储于所述第一群组的存储器单元中；及其中在无需经由输入/输I/O线而传送对应于所述第一元素及所述第二元素的数据的情况下执行所述交换。7.根据权利要求6所述的方法，其中在所述交换之前，所述第一元素作为第一位向量存储于所述第一群组的存储器单元中，其中所述第一群组的存储器单元中的每一存储器单元存储所述第一位向量的相应位。8.根据权利要求7所述的方法，其中在所述交换之前，所述第二元素作为第二位向量存储于所述第二群组的存储器单元中，其中所述第二群组的存储器单元中的每一存储器单元存储所述第二位向量的相应位。9.根据权利要求8所述的方法，其中继所述交换之后，所述第一位向量存储于所述第二群组的存储器单元中且所述第二位向量存储于所述第一群组的存储器单元中。10.根据权利要求6所述的方法，其中在所述交换之前：所述第一元素作为包括若干位的第一位向量存储于所述第一群组的相应若干存储器单元中；及所述第二元素作为包括与所述第一位向量相同的若干位的第二位向量存储于所述第二群组的相应若干存储器单元中；及其中具有与所述第二位向量的位相同的位位置的所述第一位向量的位存储于耦合到所述若干存取线的相同存取线的存储器单元中；及其中使所述第一元素与所述第二元素交换包括：使具有相同位位置且存储于耦合到相同存取线的存储器单元中的所述第一位向量及所述第二位向量的位对交换，使得继所述交换之后，所述第一元素作为所述第一位向量存储于所述第二群组的所述相应若干存储器单元中，且所述第二元素作为所述第二位向量存储于所述第一群组的所述相应若干存储器单元中。11.根据权利要求6所述的方法，其中所述第一元素是第一值且所述第二元素是第二值且其中执行所述交换运算导致将所述第一值存储于所述第二群组的存储器单元中且将所述第二值存储于所述第一群组的存储器单元中。12.一种设备，其包括：多个第一群组的存储器单元，其耦合到多个第一感测线且经配置以存储多个第一元素；多个第二群组的存储器单元，其耦合到多个第二感测线且经配置以存储多个第二元素；及控制器，其经配置以控制感测电路以在无需经由输入/输出I/O线来传送数据的情况下通过将所述多个第一元素存储于所述多个第二群组的存储器单元中且将所述多个第二元素存储于所述多个第一群组的存储器单元中而执行交换运算。13.根据权利要求12所述的设备，其中所述多个第一感测线的数量是与所述多个第二感测线的数量相同的数量。14.根据权利要求13所述的设备，其中所述多个第二感测线中的每一者相邻于存储器阵列的所述多个第一感测线中的不同者。15.根据权利要求14所述的设备，其中所述多个第二感测线中的任意两者均不是彼此相邻。16.根据权利要求15所述的设备，其中所述多个第一感测线中的任意两者均不是彼此相邻。17.一种设备，其包括：多个第一群组的存储器单元，其经配置以存储多个第一元素，其中来自所述多个第一群组的存储器单元的每一群组耦合到来自多个第一感测线的不同感测线及若干存取线；多个第二群组的存储器单元，其经配置以存储多个第二元素，其中来自所述多个第二群组的存储器单元的每一群组耦合到来自多个第二感测线的不同感测线及所述若干存取线；及控制器，其经配置以控制感测电路以在无需经由输入/输出I/O线来传送数据的情况下使所述多个第一元素与所述多个第二元素交换使得所述多个第一元素存储于所述多个第二群组的存储器单元中且所述多个第二元素存储于所述多个第一群...

【专利技术属性】
技术研发人员：凯尔·B·惠勒，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US