Memory control circuit unit, memory storage device and data transmission method. The memory storage device comprises a reset pin and is coupled to the first host system. The memory control circuit unit of the memory storage device includes a pulse mode detection circuit. The reset pin is coupled to the second host system and is used to receive the first pulse signal. The pulse pattern detection circuit is coupled to the reset pin and is used to determine whether the first serial pulse pattern of the first pulse signal conforms to the first predetermined serial pulse pattern. The memory control circuit unit is used to disable the reset function of the memory storage device if the first serial pulse pattern conforms to the first predetermined serial pulse pattern. The invention can effectively improve the debugging efficiency of the embedded storage device which is welded on the electronic device.
【技术实现步骤摘要】
本专利技术涉及数据传输技术,尤其涉及一种存储器控制电路单元、存储器储存装置与数据传输方法。
技术介绍
数码相机、手机与MP3在这几年来的成长十分迅速,使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性存储器(rewritablenon-volatilememory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性,最适于此些电子产品。因此,近年快闪存储器产业成为电子产业中相当热门的一环。例如,广泛用于移动电子装置上的嵌入式多媒体卡(embededMultiMediaCard,简称为:eMMC)就是一种以快闪存储器作为储存媒体的储存装置。一般来说,在配置有嵌入式多媒体卡的电子装置(例如,手机、平板电脑、导航机)的量产过程中,已烧录数据(如,固件码、作业系统)的嵌入式多媒体卡需经过高温锡炉过程以焊接至电子产品的电路基板上。特别是,在快闪存储器模块中,数据是根据存储单元内所储存的电荷来识别,因此,当电子产品发生异常现象且欲对其嵌入式多媒体卡进行分析除错时,由于嵌入式多媒体卡已焊接于电子产品的电路基板上,若多次以高温焊接与解焊所述嵌入式多媒体卡,则会对存储单元内所储存的电荷造成影响(例如,漏电),导致嵌入式多媒体卡中的数据可能会因此而发生错误或遗失。据此,将无法正确地判定造成电子产品发生异常现象的问题。此外,某些嵌入式多媒体卡的异常现象仅能在嵌入式多媒体卡焊接于电子产品上时才能复制出来,然而,在嵌入式多媒体卡焊接于电子产品的电路基板上的情况下,并无法从电子产品外部得知电子产品内部的嵌入式多媒体卡的重要信息,也无法写入参数以进行校正。因此,如何 ...
【技术保护点】
一种存储器控制电路单元,其特征在于,用于控制存储器储存装置,所述存储器控制电路单元包括:主机接口,耦接至第一主机系统;存储器接口,耦接至可复写式非易失性存储器模块;存储器管理电路,耦接至所述主机接口与所述存储器接口;以及脉冲样式检测电路,耦接至所述主机接口与所述存储器管理电路,其中所述存储器储存装置包括重置接脚,耦接至所述存储器控制电路单元与所述脉冲样式检测电路,用以从第二主机系统接收第一脉冲信号,其中所述脉冲样式检测电路用以判断所述第一脉冲信号的第一串行的脉冲样式是否符合第一预定串行的脉冲样式;其中倘若所述第一串行的脉冲样式符合所述第一预定串行的脉冲样式时,所述存储器管理电路还用以禁能所述存储器储存装置的重置功能。
【技术特征摘要】
1.一种存储器控制电路单元,其特征在于,用于控制存储器储存装置,所述存储器控制电路单元包括:主机接口,耦接至第一主机系统;存储器接口,耦接至可复写式非易失性存储器模块;存储器管理电路,耦接至所述主机接口与所述存储器接口;以及脉冲样式检测电路,耦接至所述主机接口与所述存储器管理电路,其中所述存储器储存装置包括重置接脚,耦接至所述存储器控制电路单元与所述脉冲样式检测电路,用以从第二主机系统接收第一脉冲信号,其中所述脉冲样式检测电路用以判断所述第一脉冲信号的第一串行的脉冲样式是否符合第一预定串行的脉冲样式;其中倘若所述第一串行的脉冲样式符合所述第一预定串行的脉冲样式时,所述存储器管理电路还用以禁能所述存储器储存装置的重置功能。2.根据权利要求1所述的存储器控制电路单元,其特征在于,还包括重置信号检测电路,耦接至所述重置接脚,其中所述重置功能是由所述重置信号检测电路检测到所述重置接脚所接收的第二脉冲信号所触发,且所述第二脉冲信号来自所述第一主机系统,其中在所述重置接脚从所述第二主机系统接收到所述第一脉冲信号后,所述存储器管理电路还用以先暂时禁能所述重置信号检测电路的运作,再判断所述第一脉冲信号的所述第一串行的脉冲样式是否符合所述第一预定串行的脉冲样式。3.根据权利要求1所述的存储器控制电路单元,其特征在于,还包括重置信号检测电路,耦接至所述重置接脚,其中所述重置功能是由所述重置信号检测电路检测到所述重置接脚所接收的第二脉冲信号所触发,且所述第二脉冲信号来自所述第一主机系统,其中在禁能所述存储器储存装置的重置功能的操作中,所述存储器管理电路禁能所述重置信号检测电路,且使所述重置接脚与所述第二主机系统之间的连接路径为导通的路径,其中所述第一预定串行的脉冲样式包括多个第一脉冲,所述第二脉冲信号的第二串行的脉冲样式包括至少一第二脉冲,且每一该些第一脉冲的脉冲
\t宽度小于所述至少一第二脉冲的脉冲宽度。4.根据权利要求3所述的存储器控制电路单元,其特征在于,所述存储器管理电路还用以在禁能所述存储器储存装置的重置功能后,致能由所述第二主机系统通过所述重置接脚对所述存储器储存装置的存取操作。5.根据权利要求4项所述的存储器控制电路单元,其特征在于,还包括传输电路,耦接至所述重置接脚,其中所述传输电路包括开关、接收端与发送端,所述开关耦接至所述重置接脚、所述接收端与所述发送端,且所述开关受控于选择信号而导通所述重置接脚与所述接收端之间的路径或所述重置接脚与所述发送端之间的路径,其中在致能由所述第二主机系统通过所述重置接脚对所述存储器储存装置的存取操作的操作中,所述存储器管理电路还用以通过所述开关将所述重置接脚与所述接收端之间的路径导通,且在所述接收端从所述第二主机系统接收第一指令后,所述存储器管理电路还用以通过所述开关将所述重置接脚与所述发送端之间的路径导通,其中在所述发送端传送对应所述第一指令的回应信息至所述第二主机系统后,所述存储器管理电路还用以通过所述开关将所述重置接脚与所述接收端之间的路径导通。6.根据权利要求5所述的存储器控制电路单元,其特征在于,还包括通用输入输出电路,耦接至所述重置接脚,其中所述存储器储存装置还包括通用输入输出接脚,耦接至所述存储器控制电路单元与所述通用输入输出电路,其中所述传输电路的所述接收端用以从所述第二主机系统接收第二指令,其中所述第二指令用以指示在特定时间点使所述通用输入输出电路将电压准位设为高准位电压,其中所述重置接脚还耦接至信号示波器,所述信号示波器通过所述重置接脚从所述通用输入输出电路接收对应所述高准位电压的第三脉冲信号。7.根据权利要求5所述的存储器控制电路单元,其特征在于,所述传输电路的所述接收端还用以从所述第二主机系统接收第三指令,且所述存储器管理电路用以根据所述第三指令禁能由所述第二主机系统通过所述重置接脚
\t对所述存储器储存装置的存取操作。8.一种存储器储存装置,其特征在于,包括:连接接口单元,用以耦接至第一主机系统;可复写式非易失性存储器模块,包括多个实体抹除单元;存储器控制电路单元,耦接至所述连接接口单元与所述可复写式非易失性存储器模块;以及重置接脚,耦接至所述连接接口单元与所述存储器控制电路单元,用以从第二主机系统接收第一脉冲信号;其中所述存储器控制电路单元包括:脉冲样式检测电路,耦接至所述重置接脚,其中所述脉冲样式检测电路用以判断所述第一脉冲信号的第一串行的脉冲样式是否符合第一预定串行的脉冲样式;其中倘若所述第一串行的脉冲样式符合所述第一预定串行的脉冲样式时,所述存储器控制电路单元还用以禁能所述存储器储存装置的重置功能。9.根据权利要求8所述的存储器储存装置,其特征在于,所述存储器控制电路单元还包括;重置信号检测电路,耦接至所述重置接脚,其中所述重置功能是由所述重置信号检测电路检测到所述重置接脚所接收的第二脉冲信号所触发,且所述第二脉冲信号来自所述第一主机系统,其中在所述重置接脚从所述第二主机系统接收到所述第一脉冲信号后,所述存储器控制电路单元还用以先暂时禁能所述重置信号检测电路的运作,再判断所述第一脉冲信号的所述第一串行的脉冲样式是否符合所述第一预定串行的脉冲样式。10.根据权利要求8所述的存储器储存装置,其特征在于,所述存储器控制电路单元还包括;重置信号检测电路,耦接至所述重置接脚,其中所述重置功能是由所述重置信号检测电路检测到所述重置接脚所接收的第二脉冲信号所触发,且所述第二脉冲信号来自所述第一主机系统,其中在禁能所述存储器储存装置的重置功能的操作中,所述存储器控制电路单元禁能所述重置信号检测电路,且使所述重置接脚与所述第二主机...
【专利技术属性】
技术研发人员:赖明赋,黄瑞昶,
申请(专利权)人:群联电子股份有限公司,
类型:发明
国别省市:中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。