【技术实现步骤摘要】
本专利技术涉及一种存储器控制技术，尤其涉及一种存储器控制方法、存储器存储装置及存储器控制电路单元。
技术介绍
1、移动电话与笔记本计算机等可携式电子装置在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatile memory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式电子装置中。
2、随着可复写式非易失性存储器模块的数据存储密度越来越高，可复写式非易失性存储器模块中的存储单元相互间的干扰也越趋严重，导致从可复写式非易失性存储器模块读取的数据也更容易出现错误。一般来说，当所读取的数据的比特错误率(bit errorrate,ber)较高时，存储器控制器可通过软解码模式来尝试提高对数据的解码成功率。然而，在软解码模式中，存储器控制器需要从可复写式非易失性存储器模块中读取大量用来辅助解码的数据(亦称为软比特)，从而导致可复写式非易失性存储器模块的数据传输频宽被大量占用，进而导致解码效率降低。此外，此些软比特被读取到存储器控制器后也会占用大量的缓存空间，从而导致系统资源浪费。
技术实现思路
1、本专利技术提供一种存储器控制方法、存储器存储装置及存储器控制电路单元，可改善上述问题。
2、本专利技术的范例实施例提供一种存储器控制方法，其用于可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多
3、在本专利技术的范例实施例中，所述替代数据包括所述可复写式非易失性存储器模块对所述多个第一比特进行数据压缩所产生的数据。
4、在本专利技术的范例实施例中，所述多个第一比特反映出所述第一存储单元的临界电压位于由所述多个读取电压电平所界定的多个电压区间的其中之一。
5、在本专利技术的范例实施例中，所述多个第一比特包括第一软比特与第二软比特，所述第一软比特通过对所述读取结果中的第一读取结果执行第一逻辑操作而获得，且所述第二软比特通过对所述读取结果中的第二读取结果执行第二逻辑操作而获得。
6、在本专利技术的范例实施例中，所述第一软比特与第二软比特反映出所述第一存储单元的临界电压位于由所述多个读取电压电平所界定的多个电压区间的其中之一。
7、在本专利技术的范例实施例中，根据所述多个第二比特执行所述解码操作的步骤包括：根据所述多个第二比特获得可靠度信息；以及根据所述可靠度信息执行所述解码操作。
8、本专利技术的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器控制电路单元用以：发送多个读取指令序列，其中所述多个读取指令序列用以指示所述可复写式非易失性存储器模块使用多个读取电压电平来读取所述多个实体单元中的第一实体单元，且所述第一实体单元包括多个存储单元；在发送所述多个读取指令序列后，从所述可复写式非易失性存储器模块接收第一数据，其中所述第一数据包括对应于多个第一比特的替代数据，所述多个第一比特反映所述可复写式非易失性存储器模块使用所述多个读取电压电平对所述多个存储单元中的第一存储单元的读取结果，且所述第一数据的数据量小于所述多个第一比特的总数据量；在从所述可复写式非易失性存储器模块接收所述第一数据后，对所述第一数据执行数据还原，以获得多个第二比特；以及根据所述多个第二比特执行解码操作。
9、在本专利技术的范例实施例中，所述存储器控制电路单元根据所述多个第二比特执行所述解码操作的操作包括：根据所述多个第二比特获得可靠度信息；以及根据所述可靠度信息执行所述解码操作。
10、本专利技术的范例实施例另提供一种存储器控制电路单元，其用以控制可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个实体单元。所述存储器控制电路单元包括主机接口、存储器接口、解码电路及存储器管理电路。所述主机接口用以连接至主机系统。所述存储器接口用以连接至所述可复写式非易失性存储器模块。所述存储器管理电路连接至所述主机接口、所述存储器接口及所述解码电路。所述存储器管理电路用以：发送多个读取指令序列，其中所述多个读取指令序列用以指示所述可复写式非易失性存储器模块使用多个读取电压电平来读取所述多个实体单元中的第一实体单元，且所述第一实体单元包括多个存储单元；在发送所述多个读取指令序列后，从所述可复写式非易失性存储器模块接收第一数据，其中所述第一数据包括对应于多个第一比特的替代数据，所述多个第一比特反映所述可复写式非易失性存储器模块使用所述多个读取电压电平对所述多个存储单元中的第一存储单元的读取结果，且所述第一数据的数据量小于所述多个第一比特的总数据量；以及在从所述可复写式非易失性存储器模块接收所述第一数据后，对所述第一数据执行数据还原，以获得多个第二比特。所述解码电路用以根据所述多个第二比特执行解码操作。
11、在本专利技术的范例实施例中，所述解码电路根据所述多个第二比特执行所述解码操作的操作包括：根据所述多个第二比特获得可靠度信息；以及根据所述可靠度信息执行所述解码操作。
12、本专利技术的范例实施例另提供一种存储器控制方法，其用于可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器控制方法包括：发送多个读取指令序列，其中所述多个读取指令序列用以指示所述可复写式非易失性存储器模块使用多个读取电压电平来读取所述多个实体单元中的第一实体单元，且所述第一实体单元包括多个存储单元；在发送所述多个读取指令序列后，从所述可复写式非易失性存储器模块接收多个第一比特，其中所述多个第一比特反映所述可复写式非易失性存储器模块使用所述多个读取电压电平对所述多个存储单元中的第一存储单元的读取结果；在从所述可复写式非易失性存储器模块接收所述多个第一比特后，将第一数据存储于缓冲存储器，其中所述第一数据包括对应于所述多个第一比特的替代数据，且所述第一数据的数据量小于所述多个第一比特的总数据量；从所述缓冲存储器读取所述第一数据并对本文档来自技高网...
【技术保护点】
1.一种存储器控制方法，其特征在于，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元，且所述存储器控制方法包括：
2.根据权利要求1所述的存储器控制方法，其中所述替代数据包括所述可复写式非易失性存储器模块对所述多个第一比特进行数据压缩所产生的数据。
3.根据权利要求1所述的存储器控制方法，其中所述多个第一比特反映出所述第一存储单元的临界电压位于由所述多个读取电压电平所界定的多个电压区间的其中之一。
4.根据权利要求1所述的存储器控制方法，其中所述多个第一比特包括第一软比特与第二软比特，所述第一软比特通过对所述读取结果中的第一读取结果执行第一逻辑操作而获得，且所述第二软比特通过对所述读取结果中的第二读取结果执行第二逻辑操作而获得。
5.根据权利要求4所述的存储器控制方法，其中所述第一软比特与第二软比特反映出所述第一存储单元的临界电压位于由所述多个读取电压电平所界定的多个电压区间的其中之一。
6.根据权利要求1所述的存储器控制方法，其中根据所述多个第二比特执行所述解码操作的步骤包括：
...【技术特征摘要】
1.一种存储器控制方法，其特征在于，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元，且所述存储器控制方法包括：
2.根据权利要求1所述的存储器控制方法，其中所述替代数据包括所述可复写式非易失性存储器模块对所述多个第一比特进行数据压缩所产生的数据。
3.根据权利要求1所述的存储器控制方法，其中所述多个第一比特反映出所述第一存储单元的临界电压位于由所述多个读取电压电平所界定的多个电压区间的其中之一。
4.根据权利要求1所述的存储器控制方法，其中所述多个第一比特包括第一软比特与第二软比特，所述第一软比特通过对所述读取结果中的第一读取结果执行第一逻辑操作而获得，且所述第二软比特通过对所述读取结果中的第二读取结果执行第二逻辑操作而获得。
5.根据权利要求4所述的存储器控制方法，其中所述第一软比特与第二软比特反映出所述第一存储单元的临界电压位于由所述多个读取电压电平所界定的多个电压区间的其中之一。
6.根据权利要求1所述的存储器控制方法，其中根据所述多个第二比特执行所述解码操作的步骤包括：
7.一种存储器存储装置，其特征在于，包括：
8.根据权利要求7所述的存储器存储装置，其中所述替代数据包括所述可复写式非易失性存储器模块对所述多个第一比特进行数据压缩所产生的数据。
9.根据权利要求7所述的存储器存储装置，其中所述多个第一比特反映出所述第一存储单元的临界电压位于由所述多个读取电压电平所界定的多个电压区间的其中之一。
10.根据权利要求7所述的存储器存储装置，其中所述多个第一比特包括第一软比特与第二软比特，所述第一软比特通过对所述读取结果中的第一读取结果执行第一逻辑操作而获得，且所述第二软比特通过对所述读取结果中的第二读取结果执行第二逻辑操作而获得。
11.根据权利要求10所述的存储器存储装置，其中所述第一软比特与第二...
【专利技术属性】
技术研发人员：林玉祥，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。