封装结构及其制造方法技术

一种封装结构及其制造方法，属于微电子制造技术领域。封装结构包括：半导体衬底、接触焊盘、钝化层、应力缓冲层以及形成与应力缓冲层上的柱状凸块，其中，应力缓冲层中与任意一柱状凸块结构对应的区域都设置有主开口、以及一个或一个以上的辅助开口，所述辅助开口和主开口在对应柱状凸块的构图平面范围内呈均匀分布。本发明专利技术提供的封装结构在柱状凸块形成过程中能避免回流过程中焊料崩塌的现象，并具有可靠性高的特点。

【技术实现步骤摘要】

本专利技术属于半导体制造
，具体属于芯片的电气和机械连接的封装技术，尤其涉及一种柱状凸块的。
技术介绍
随着芯片的互连的密度和芯片引脚(Pin)数量的增加，芯片上对外连接端口 (1/ 0端口 )之间的间距越来越小，同时电路的运行速度越来越高，传统的打金线封装技术由于 电路信号延迟大已经不能满足高性能电路的要求。焊料凸块(Solder Bump)技术的出现使 縮短了芯片和下一级封装之间的连接距离，减少了芯片封装造成的信号延迟；同时芯片上 的1/0端口可在整个芯片上布置，使得芯片上可布置的1/0端口数量大大增加，弥补了传统 打金线封装中芯片上的I/O端口只能四周布置，I/O端口数量有限的弱点，因而应用范围日 益广泛。但是现有的焊料凸块技术中，一般允许的凸点最小间距在150微米以上，而目前打 金线封装中芯片上I/0端口 (接触焊盘)间距为80-100微米，因此焊料凸块不可以直接 在传统的芯片(1/0端口按打金线封装的要求布置)上进行，必须重新设计和布置1/0端口 (即便i/o数量不多)，结果导致器件总成本的增加和产品开发周期的延长。柱状凸块(Pillar Bump)技术由于其支柱本文档来自技高网...

【技术保护点】
一种封装结构，包括，半导体衬底；位于半导体衬底上并相互独立的一个以上的接触焊盘；覆盖半导体衬底并暴露出所述接触焊盘的钝化层；位于钝化层上的应力缓冲层以及位于应力缓冲层上的一个或者一个以上的柱状凸块结构；其特征在于：应力缓冲层中与任意一柱状凸块结构对应的区域都设置有用于实现所述接触焊盘和柱状凸块结构电连接的主开口、以及一个或者一个以上的辅助开口，所述主开口位置与接触焊盘的位置对应并暴露出部分接触焊盘，所述主开口和辅助开口在对应柱状凸块结构的构图平面范围内呈均匀分布。

【技术特征摘要】

【专利技术属性】
技术研发人员：朱奇农，李德君，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]