【技术实现步骤摘要】
本专利技术有关 一 种，目 的在降低第一介质层于熟化后产生的收缩应力，以防止晶圆薄 化及切割后产生晶粒弯曲现象的介电层结构及其制造方法。
技术介绍
在半导体产业中，集成电路的生产，主要分为三个阶段硅晶粒 的制造、集成电路的制作、以及集成电路的封装(package)等。集成 电路的封装就是完成集成电路成品的最后步骤。封装的目的在于提供 晶粒与印刷电路板(printed circuit board，PCB )或是与其它组件之间的 电性连接的媒介，以及提供保护晶粒的功用。在完成半导体制程以后，经由晶圆切割形成晶粒， 一般在晶粒上 会有焊垫(bonding pad)，用以作为提供晶粒检测的测试点，并作为晶 粒与其它组件间连接的端点。而如图1所示即为一般集成电路组件焊垫的结构示意图，该集成 电路组件11上设有焊垫12以及一护层13，该护层13覆盖于集成电路 组件11表面并暴露该焊垫12,而有时为了构装制程需要，会在集成电 路组件11上形成与该焊垫12连接的重配置焊垫14，如图2A、 B、 C 所示，以改变焊垫位置。该重配置焊垫14的成型方式依序如下先于集成电路组件11表 ...
【技术保护点】
一种降低应力的介电层结构，该集成电路组件上设有焊垫以及一护层以及第一介电层，该护层覆盖于集成电路组件表面，而第一介电层则覆盖于护层表面，且护层以及第一介电层并暴露该焊垫，而第一介电层上并设有与焊垫连接的重配置焊垫；其特征在于： 该第一 介电层形成有至少二个穿槽，使该第一介电层形成复数不连续的区块。
【技术特征摘要】
1、一种降低应力的介电层结构，该集成电路组件上设有焊垫以及一护层以及第一介电层，该护层覆盖于集成电路组件表面，而第一介电层则覆盖于护层表面，且护层以及第一介电层并暴露该焊垫，而第一介电层上并设有与焊垫连接的重配置焊垫；其特征在于该第一介电层形成有至少二个穿槽，使该第一介电层形成复数不连续的区块。2、 如权利要求l所述降低应力的介电层结构，其中该护 层设有第一窗口以将焊垫露出，该第一介电层亦设有第二窗 口以将焊垫露出，该第一、第二窗口上下重叠，窗口尺寸大 小可相同或不相同。3、 如权利要求l所述降低应力的介电层结构，其中该重 配置焊垫上进一步设有一第二介电层。4、 如权利要求3所述降低应力的介电层结构，其中该第 二介电层形成有至少二个穿槽，使该第二介电层形成复数不 连续的区块，而该第二介电层设有第三窗口以将重配置焊垫 露出。5、 如权利要求3所述降低应力的介电层结构，其中该第 一介电层的各穿槽与第二介电层的各穿槽为错位配置而非 位于上下重叠的位置。6、 如权利要求5所述降低应力的介电层结构，其中该第 一介电层的各穿槽位于该第二介电层的各区块的下方重叠 区域位置；或者该第二介电层的各穿槽则可位于第一介电层 的各区块的上方重叠区域位置。7、 一种降低应力介电层结构的制造方法，其至少包含 有下列步骤a、提供一具有焊垫的集成电路组件，该集成电路组件...
【专利技术属性】
技术研发人员：陆颂屏，黄昆永，刘国雄，陈孟祺，
申请(专利权)人：福葆电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。