非易失性半导体存储器制造技术

本发明专利技术包括在诸如闪存存储器器件之类非易失性存储器器件中使用的浮栅晶体管结构。在一个实施例中，系统包括ＣＰＵ和包括具有存储器单元的阵列的存储器器件，所述存储器单元具有柱状结构和插在结构之间接近结构中之一的浮栅结构。在另一个实施例中，存储器器件１０包括具有相邻ＦＥＴ的存储器单元的阵列，所述ＦＥＴ具有源／漏极区和公共浮栅结构，所述浮栅结构与一个ＦＥＴ的源／漏极区隔开第一距离，与另一个ＦＥＴ的源／漏极区隔开第二距离。在另一个实施例中，通过把柱状结构放置在衬底上和在结构之间接近结构中之一处插入浮栅结构而形成存储器器件。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及半导体存储器器件，尤其涉及在诸如闪存存储器器件之类非易失性半导体存储器器件中使用的浮栅晶体管结构。
技术介绍
闪存存储器器件是高密度的非易失性存储器器件，这种器件具有低功耗、快访问时间和低成本。因此闪存存储器器件能满意地用于多种便携式电子装置，这些电子装置要求高密度的存储器，但是由于这些装置的高功耗或额外重量而不能支持盘驱动器或其它大容量存储装置。闪存存储的一个另外的优点是它提供在线可编程性。因此在器件驻留在电子装置的电路板上的同时，可以在软件控制下对闪存存储器器件进行再编程。图1是根据现有技术的闪存存储器单元10。闪存存储器单元10具有金属氧化物半导体(MOS)结构，该结构包括衬底12、一对源/漏区14、在MOS沟道区16上的浮栅18以及在浮栅18上的控制栅20。氧化物结构22把浮栅18与沟道区16分隔开，还把浮栅18与控制栅20分隔开。对于所示的器件，衬底12中掺杂了P型杂质，而源/漏区14中掺杂了N型杂质。通过把足够的正栅极电压VCG和正漏极电压VD施加于器件10，同时保持源极电压VS为零或地电位，可以对存储器单元10进行编程。当电荷从源/漏区14移动到浮本文档来自技高网...

【技术保护点】
一种计算机系统，包括：中央处理单元（ＣＰＵ）；以及耦合到处理器的至少一个存储器器件，所述存储器器件包括具有以行和列排列的存储器单元的阵列，用于存储所需要的逻辑状态，每个存储单元包括第一柱状结构和隔开的第二柱状结构，具有插在第 一柱状结构和第二柱状结构之间并与第一和第二结构隔开的浮栅结构，浮栅的位置与第一和第二结构中所选择的一个较接近。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：L弗伯斯，
申请(专利权)人：微米技术股份有限公司，
类型：发明
国别省市：US[美国]