使掺杂SiO 图形化的方法和选择性蚀刻SiO 的方法技术

技术编号:3212198 阅读:236 留言:0更新日期:2012-04-11 18:40
一种包含C#-[2]H#-[x]F#-[y]蚀刻剂,其中x是2-5的整数,y是1-4的整数,x+y等于6。该蚀刻剂能以相对于未掺杂二氧化硅和氮化硅的选择性蚀刻掺杂的二氧化硅。因此,在使用含C#-[2]H#-[x]F#-[y]的蚀刻剂的干蚀刻法中,可使用未掺杂二氧化硅和氮化硅作为蚀刻终止层。C#-[2]H#-[x]F#-[y]可用作主蚀刻剂或用作另一种蚀刻剂或蚀刻剂混合物中的添加剂。还公开了包括按照本发明专利技术方法使用本发明专利技术蚀刻剂进行图形化的结构的半导体器件(10)。具体而言,本发明专利技术提供一个半导体器件(10),该器件包括具有基本垂直的侧壁(34)和相邻于侧壁(34)露出的相邻未掺杂二氧化硅或氮化硅结构(36)的垂直二氧化硅结构(24)。(*该技术在2021年保护过期,可自由使用*)

【技术实现步骤摘要】

本专利技术涉及选择性蚀刻位于氮化硅或未掺杂二氧化硅上的掺杂二氧化硅的方法。具体而言,本专利技术方法包括使用含有乙烷气体的蚀刻剂混合物,该乙烷气体具有通式C2HxFy,其中x是2-5的整数,y是1-4的整数,x+y等于6。本专利技术还涉及包含具有通式C2HxFy的组分的蚀刻剂混合物,通式中x是2-5的整数,y是1-4的整数,x+y等于6。
技术介绍
在半导体器件上形成多层结构通常涉及掺杂的二氧化硅层,包括但不限于磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)和硼磷硅酸盐(BPSG)层的图形化。通常使用这些材料作为半导体器件上的钝化层。一般采用蚀刻技术形成各种类型半导体器件结构的图形,包括形成贯穿钝化层的接触孔。通常在下层结构上例如在半导体基材上形成的导电掺杂的接触区域上,形成蚀刻终止层,以便一旦形成了要求的钝化层或蚀刻基材的图形后能终止蚀刻过程。通常使用氮化硅(Si3N4)作为二氧化硅图形化用的蚀刻终止层。一般,在蚀刻之前,沉积保护层如光致抗蚀剂层,然后显影使其用作为模板层或保护掩模,以便通过蚀刻技术在钝化层如沉积的二氧化硅层上形成一定结构。可以采用湿蚀刻或干蚀刻通过这种保护层来在掺杂的二氧化硅钝化层上形成半导体器件结构。在授予David A.Cathey等人的美国专利5,300,463中,公开了湿蚀刻方法的一个例子,该专利的湿蚀刻方法使用氢氟酸(HF)作为蚀刻剂,相对于未掺杂的二氧化硅能选择性腐蚀掺杂的二氧化硅。尽管该方法有腐蚀的选择性或专有性,从与湿蚀刻法有关的许多缺陷考虑,这种方法并不合适。具体而言,此专利方法是一种各向同性蚀刻。结果,由此形成的结构,其尺寸不同于通过保护掩模露出蚀刻基材上目标区域的尺寸。而且,本领域技术人员知道,由于湿蚀刻技术通常是各向同性的,如果被蚀刻薄膜的厚度大约等于要求的最小图形尺寸,通常由各向同性蚀刻引起的底蚀现象会变得不可接受。同样,随着在半导体器件活性表面上结构的尺寸日益减小,蚀刻必需非常准确,并保持在非常精确的公差之内,以便保持这样最小结构的对准以及使这样结构的电性能最佳。当采用许多常规湿蚀刻法来形成半导体器件上的结构时,常常不能达到这样的精确度。因此,常规湿蚀刻法既缺少精确性,又是各向同性的,所以不能和在现有技术要求的半导体器件上形成结构的蚀刻法总体目标相一致该目标是以很高的忠实度再现保护掩模的特征。不同的是,许多干蚀刻法,包括但不限于辉光放电溅射、离子铣、反应性离子蚀刻(RIE)、反应性离子束蚀刻(RIBE)和高密度等离子体蚀刻。这些干蚀刻法能够以基本上各向异性方式蚀刻,意味着在与蚀刻基材露出或活性表面基本垂直的方向上,主要是对蚀刻基材的目标区域进行蚀刻。因此,这种干蚀刻法能定义具有基本垂直于蚀刻基材的侧壁的结构。结果,这种干蚀刻法能够准确再现保护掩模的特征。由于在半导体器件上结构尺寸的日益减小,往往需要用干蚀刻法来定义在半导体器件活性表面上的结构。有许多方法是使用等离子体来干蚀刻二氧化硅层,然而,这些方法缺乏可与湿蚀刻法相似的选择性特性。在等离子体干蚀刻二氧化硅层时,通常使用氟碳化合物如CF4和CHF3。通常和这些氟碳化合物一起使用的射频(RF)等离子体会产生活化物质,如氟离子和氟自由基,它们侵蚀二氧化硅对其进行蚀刻。这些活化的氟自由基和氟离子还会侵蚀其它物质如硅和氮化硅。结果,使用等离子体的许多干蚀刻法,除了蚀刻所要求腐蚀的层外,还会不合乎要求地对蚀刻终止层和露出或在蚀刻过程会露出的半导体器件的其它结构进行腐蚀。在干蚀刻法中使用的蚀刻终止层材料通常位于相关的蚀刻基材下面,以比蚀刻相关蚀刻基材慢的速度被蚀刻。由于干蚀刻剂以慢于外蚀刻基材的腐蚀速度对蚀刻终止层进行蚀刻,蚀刻终止层的作用是防止该结构被干蚀刻,即使该蚀刻终止层本身被消耗。由于许多半导体器件的栅结构有一个氮化硅(Si3N4)帽,所以要求二氧化硅(SiO2)相对于氮化硅的腐蚀选择性,以便蚀刻出贯穿钝化层的接触部分。然而,许多所谓二氧化硅选择性等离子体干蚀刻法具有的SiO2对Si3N4选择比,即SiO2蚀刻速度对Si3N4蚀刻速度之比大约小于3∶1。1994年2月15日授予Guy Blalock等人的美国专利5,286,344(′344专利)公开了一种干蚀刻法,这种方法相对于氮化硅的二氧化硅的选择性比许多其它常规二氧化硅干蚀刻法好得多。具体而言,使用CH2F2作为主蚀刻剂例如CF4或CHF3的添加剂,就为此干蚀刻剂混合物提供了提高的相对于氮化硅的二氧化硅腐蚀选择性。用来蚀刻二氧化硅和氮化硅所要求的高能离子的作用是分解在氧化物或氮化物表面上的化学键。然而,蚀刻氮化硅所要求的分解能小于蚀刻二氧化硅所要求的分解能。在干蚀刻剂中使用CH2F2会引起聚合物沉积在氮化硅表面,其对于氮化硅分解性能比对于二氧化硅的氮化硅分解性能的抵消程度大于不使用添加剂如CH2F2的常规干蚀刻剂。结果,′334专利的蚀刻剂能以大于腐蚀氮化硅腐蚀终止层30∶1的选择性蚀刻二氧化硅。然而,与其它常规二氧化硅干蚀刻方法一样,在′344专利中公开的作为有用的蚀刻终止层的唯一材料是氮化硅。因此,′344专利公开的干蚀刻法的使用只限于定义包括氮化硅介电层的半导体器件结构,如在氮化硅封端的栅上的接触部分。而且,′344专利揭示的干蚀刻剂各组分的相对流量只限于很小的范围,才能达到要求的选择性。同样,许多其它干蚀刻法要求使用非常专用的干蚀刻剂组分。因此,许多常规干蚀刻系统的使用范围很窄。尽管氮化硅广泛用作蚀刻终止材料,由于通过低压化学气相沉积(LPCVD)法在半导体器件活性表面上沉积氮化硅也会在半导体器件背面上形成氮化物厚层,所以使用氮化硅蚀刻终止层不很适宜。因为这样的氮化物厚层随后必须除去,就会增加制造时间和成本,还有可能在制造器件过程中损害半导体器件。而且,在使用等离子体的常规干蚀刻法过程中产生的氟自由基和氟离子会非选择性地侵蚀即蚀刻掺杂和未掺杂的二氧化硅。换句话说,这样的二氧化硅干蚀刻法不能区别性地蚀刻掺杂的二氧化硅和未掺杂的二氧化硅。结果,当采用常规干蚀刻法时,限制了在现有技术半导体器件中使用别的物质代替氮化硅。因此,本专利技术人认识到需要相对于未掺杂二氧化硅和氮化硅能选择性腐蚀掺杂的二氧化硅的蚀刻剂,还需要一种选择性腐蚀掺杂二氧化硅的干蚀刻方法,该方法中氮化硅和未掺杂二氧化硅用作蚀刻终止层,或者不需要使用蚀刻终止层。还需要可以改变其中各组分浓度的蚀刻剂混合物,以便于在掺杂二氧化硅应用范围很宽的用途中使用这种混合物。
技术实现思路
本专利技术包括一种干蚀刻方法和蚀刻剂,用来克服常规干蚀刻法出现的缺点。本专利技术的蚀刻剂包含C2HxFy,其中x是2-5的整数,y是1-4的整数,x+y等于6。具体而言,本专利技术的组分C2HxFy选自C2H2F4、C2H3F3、C2H4F2和C2H5F。C2HxFy组分可用作主蚀刻剂,或作为蚀刻剂混合物的一个组分。当用作主蚀刻剂时,相对于许多常规二氧化硅干蚀刻法的蚀刻速度,C2HxFy固然以缓慢速度蚀刻掺杂的二氧化硅,但能相对于未掺杂二氧化硅的选择性蚀刻掺杂二氧化硅。当C2HxFy用作气体二氧化硅蚀刻剂的添加剂时,它能为蚀刻剂混合物提供相对于未掺杂二氧化硅选择性蚀刻掺杂二氧化硅的性能,此时对掺杂二氧化硅的蚀刻能以和许多常规掺杂二氧本文档来自技高网
...

【技术保护点】
一种半导体器件,包括: 包括活性表面的半导体基材; 在所述半导体基材上的至少一个未掺杂硅氧化物结构; 至少一个掺杂的硅氧化物结构,至少部分地位于所述至少一个未掺杂硅氧化物结构之上,包括至少一个取向基本垂直于所述基材平面的侧壁、所述至少一个侧壁终结于所述至少一个未掺杂的硅氧化物结构,所述活性表面在侧面靠近所述至少一个侧壁上至少部分露出。

【技术特征摘要】
US 2000-7-5 09/610,0491.一种半导体器件,包括包括活性表面的半导体基材;在所述半导体基材上的至少一个未掺杂硅氧化物结构;至少一个掺杂的硅氧化物结构,至少部分地位于所述至少一个未掺杂硅氧化物结构之上,包括至少一个取向基本垂直于所述基材平面的侧壁、所述至少一个侧壁终结于所述至少一个未掺杂的硅氧化物结构,所述活性表面在侧面靠近所述至少一个侧壁上至少部分露出。2.如权利要求1所述的半导体器件,其特征在于所述至少一个侧壁是一个有孔的侧壁。3.如权利要求1所述的半导体器件,其特征在于所述至少一个侧壁至少部分地形成贯穿所述至少一个掺杂硅氧化物结构的孔。4.如权利要求1所述的半导体器件,其特征在于所述至少一个掺杂的硅氧化物结构是硼磷硅酸盐玻璃、磷硅酸盐玻璃或硼硅酸盐玻璃。5.如权利要求1所述的半导体器件,其特征在于所述至少一个未掺杂的硅氧化物结构是在导电线上的绝缘帽。6.如权利要求5所述的半导体器件,其特征在于所述至少一个未掺杂的硅氧化物结构是靠近导电线的侧壁隔板。7.如权利要求6所述的半导体器件,其特征在于所述所述侧壁隔板的至少一部分通过由所述至少一个侧壁形成的所述至少一个掺杂硅氧化物结构的孔露出。8.一种使掺杂二氧化硅图形化的方法,该方法包括在所述掺杂二氧化硅上设置掩模;使所述掩模材料图形化,露出掺杂二氧化硅的一些选择区域;用包含C2HxFy的蚀刻剂干蚀刻所述露出的选择区域,其中x是2-5的整数,y是1-4的整数,x+y等于6,所述蚀刻剂具有相对于未掺杂二氧化硅和氮化硅能蚀刻掺杂二氧化硅的选择性。9...

【专利技术属性】
技术研发人员:KY郭L李GT布莱洛克
申请(专利权)人:微米技术股份有限公司
类型:发明
国别省市:US[美国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利