可升级的自对齐双浮动栅极存储单元阵列以及形成该阵列的方法技术

一种集成非易失性存储器电路是通过下述步骤形成的：首先在半导体衬底表面上生长一个薄介质层，随后通过在这个介质层上沉积一个导电材料层，例如掺杂的多晶硅，然后将该导电材料分隔为多行和多列独立的浮动栅极。衬底内的单元源极和漏极扩散区是穿过这些行连续地延伸的。沉积在浮动栅极的行之间的场介质提供了行之间的电绝缘。在这些行之间可以包括浅沟而不会中断沿着它们的长度方向的扩散区的导电性。在衬底上阵列和外围电路之间形成有一个介质填充的深沟，作为电绝缘体。包含了各种增大浮动栅极和控制栅极之间的场耦合区域的技术。其它技术增加控制栅极之间的介质的厚度，以减小它们之间的场耦合。另外的技术使用控制栅极提供浮动栅极之间的屏蔽。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术总地来说涉及非易失性快速存储系统，并且，具体来说，涉及各自包含两个浮动栅极和由此形成的结构的存储单元的存储阵列的形成方法。
技术介绍
今天有很多商业上成功的非易失性存储产品被使用，特别是以小型卡形式的存储产品，该小型卡存储产品使用一个在源和漏极扩散区之间具有一个“分裂沟道”的快速EEPROM(电可擦可编程只读存储器)单元阵列。该单元的浮动栅极定位在该沟道的一部分上并且该字线(也作为一个控制极谈到)既定位在其它的沟道部分上也定位在浮动栅极上。这样有效地形成一个具有两个串联的晶体管的单元，一个(存储晶体管)具有浮动栅极的电荷量与控制可以流过该沟道部分的电流量的字线上的电压的结合，以及另一个(选择晶体管)具有该字线单独用作它的电极。该字线在一行浮动栅极上延伸。如此的单元的具体例子，它们在存储系统中的使用以及制造它们的方法给出在美国专利号为5,070,032、5,095,344、5,315,541、5,343,063和5,661,053的专利文献以及共同的悬而未决的美国专利申请系列号为09/239,073、申请日为1999年1月27日的专利申请中，这些专利和申请在本文中将合成为一本文档来自技高网...

【技术保护点】
一种非易失性存储器，包括：形成在一个半导体衬底上的一个电荷存储元件阵列，至少在一个方向上穿过该阵列地定位于这些电荷存储元件之间的场介质材料，和导电性控制栅极，这些栅极在所述至少一个方向上横跨所述电荷存储元件的顶部，并 且在所述栅极和所述电荷存储元件阵列之间有一层电介质，并且这些栅极向下突出进入到形成在位于相邻的电荷存储元件之间处的所述场介质中的槽里面，所述控制栅极的向下突出的部分提供了相邻的电荷存储元件之间在所述一个方向上的电屏蔽。

【技术特征摘要】
US 2001-8-8 09/925,1021.一种非易失性存储器，包括形成在一个半导体衬底上的一个电荷存储元件阵列，至少在一个方向上穿过该阵列地定位于这些电荷存储元件之间的场介质材料，和导电性控制栅极，这些栅极在所述至少一个方向上横跨所述电荷存储元件的顶部，并且在所述栅极和所述电荷存储元件阵列之间有一层电介质，并且这些栅极向下突出进入到形成在位于相邻的电荷存储元件之间处的所述场介质中的槽里面，所述控制栅极的向下突出的部分提供了相邻的电荷存储元件之间在所述一个方向上的电屏蔽。2.权利要求1所述的存储器，其中单个的电荷存储元件在所述至少一个方向上具有穿过其顶部和底部部分的不同宽度，顶部部分比底部部分要宽，并且所述控制栅极向下突出到它们之间一段距离，该距离至少与所述顶部部分的厚度一样大。3.权利要求1所述的存储器，其中所述场介质是在所述半导体衬底的表面上形成的。4.权利要求1所述的存储器，其中所述阵列包括按照具有多行和多列的规则样式排列的存储元件，所述至少一个方向沿着列方向延伸，而其中所述行包括选择栅极和位于所述衬底内的沿着这些行的方向交替地定位于相邻的存储元件之间的源极/漏极区域。5.一种非易失性存储器，包括一个电荷存储元件的矩形阵列，该阵列形成在一个衬底表面上，在它们之间有一个第一介质层，所述单个的电荷存储元件包括一个第一部分和一个第二部分，其中所述第一部分紧挨着所述第一介质层定位，并且在穿过所述阵列的一个方向上具有一个第一宽度，其中所述第二部分与所述第二部分形成为一体，并离开所述第一介质层一个距离，并且该第二部分在所述一个方向上具有一个第二宽度，所述第二宽度大于所述第一宽度，以及细长的导电性控制栅极，这些栅极在所述一个方向上横越多个电荷存储元件的表面，且这些控制栅极离开所述衬底最远，并且在所述控制栅极和所述电荷存储元件之间有一个第二介质层，另外所述控制栅极在相邻的电荷存储元件之间延伸一个距离，该距离至少等于所述电荷存储元件的第二部分的厚度，在相邻的电荷存储元件之间的所述控制栅极的延伸部分在所述一个方向上为这些电荷存储元件的至少第二部分提供了电屏蔽。6.权利要求5所述的非易失性存储器，其中介质材料填充了所述电荷存储元件的相邻个体的第一部分之间的空间，并且在其中还包括一个位于相邻的电荷存储元件的所述第一部分之间的槽，所述控制栅极延伸一个距离进入其中。7.权利要求6所述的非易失性存储器，其中所述电荷存储元件的相邻个体的第一部分之间的介质材料是形成在衬底的表面上的。8.权利要求5所述的非易失性存储器，其中所述阵列存储单元，这些存储单元在穿过所述阵列的第二方向上各自包括两个电荷存储元件和一个选择晶体管，其中所述两个电荷存储元件位于相邻的衬底源极和漏极区域之间，而所述选择晶体管位于这两个电荷存储元件之间，所述第二方向与所述一个方向垂直。9.一种形成非易失性存储器集成电路的方法，包括横越衬底表面生长一个介质层，横越所述介质层沉积一个导电材料层，除去所述导电材料层的一部分以形成多个槽，这样就剩下了多个导电材料层条带，这些导电材料层条带在一个第一方向上延伸并在一个第二方向上间隔开来，所述第一和第二方向是彼此垂直的，其后在这些导电材料层条带上沉积场介质，并且该场介质延伸进入这些导电材料层条带之间的所述多个槽中，并且将第一导电材料层条带分成独立的浮动栅极，从而形成了所述浮动栅极的多行和多列的阵列，这些浮动栅极是单独地通过夹在这些浮动栅极与衬底之间的生长而成的介质层与所述衬底分离开的。10.权利要求9所述的方法另外还包括在所述衬底表面内形成导电离子条带，这些条带在所述第二方向上延伸，连续地穿过多行浮动栅极，并在所述第一方向均匀地分隔开来，且处于浮动栅极的多个列之间。11.权利要求10所述的方法，另外还包括在形成沿所述第一方向延伸的沟，这些沟穿过多个离子注入区域，并且在所述第二方向上间隔开来，同时位于浮动栅极的所述多个行之间，以及使用介质材料填充这些沟，这些足够浅，以致不会中断所述衬底离子条带沿着它们的长度方向的导电性。12.权利要求11所述的方法，另外还包括挨着所述浮动栅极阵列提供外围电路，在所述阵列和外围电路之间形成至少一个沟，并且用介质材料填充所述沟，从而实现所述阵列和外围电路的电绝缘，所述至少一个沟要比所述浮动栅极的行之间的那些沟深得多。13.权利要求9所述的方法，另外还包括挨着所述浮动栅极阵列提供外围电路，在所述阵列和外围电路之间形成至少一个沟，并且用介质材料填充所述沟，从而实现所述阵列和外围电路的电绝缘。14.权利要求9所述的方法，其中所述导电层的沉积包括沉积多晶硅材料。15.一种形成非易失性存储器集成电路的方法，包括横越衬底的表面生长一个介质层，横越所述介质层沉积一个第一多晶硅层，除去所述第一多晶硅层的一部分以形成第一多个槽，这样就剩下了多个第一多晶硅层条带，这些第一多晶硅条带在一个第一方向上延伸并在一个第二方向上间隔开来，所述第一和第二方向是彼此垂直的，其后在这些第一多晶硅层条带上沉积场介质，并且该场介质延伸进入这些第一多晶硅层条带之间的所述第一多个槽中，除去所述场介质的顶部部分，以形成一个横越所述第一多晶硅层条带的不均质的表面，从而在所述第二方向上在所述第一多晶硅层条带之间留下了场电介质，其后以一种样式除去一部分所述第一多晶硅层条带和场介质，所述一种样式是这样的形成第二多个槽，这些槽在所述第二方向上穿过多个所述第一多晶硅层条带连续地延伸，并且在所述第一方向上规则地分隔开，从而将所述第一多晶硅层条带分隔为所述第二多个槽之间的多段，这些段在第一方向上具有相同的长度，通过所述第二多个槽向衬底内注入离子，同时所述剩下的第一多晶硅层条带段和场氧化物起到了掩模的作用，以阻止离子所述第二多个槽外侧的衬底上，从而形成了注入在衬底中的连续的离子条带，并且这些离子条带在所述第二方向上延伸，穿过多个所述第一多晶硅层条带，其后由一个沉积在所述不均质表面上并且沉积进入到所述第二多个槽中的第二多晶硅层，来形成在所述第二方向上延伸并在所述第一方向上分隔开来的引导栅极，通过除去暴露在相邻的引导栅极之间的所述第一多晶硅层条带段的一部分来将所...

【专利技术属性】
技术研发人员：杰克H阮，埃利亚胡哈拉里，宇平K方，乔治萨马知萨，
申请(专利权)人：圣地斯克公司，
类型：发明
国别省市：US[美国]